### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-222589 (P2002-222589A)

(43)公開日 平成14年8月9日(2002.8.9)

(51) Int.Cl. <sup>7</sup>		設別記号	FΙ		•	テーマコート*(参考)
G11C	11/14		G11C	11/14	Z	5 L 1 0 6
					Α	
	11/15			11/15		
	29/00	6 0 3		29/00	603H	

審査請求 未請求 請求項の数23 〇L (全 45 頁)

		番箕明水	木明水 明水頃の数の しし (主 45 頁)
(21)出願番号	特願2001-341365(P2001-341365)	(71)出願人	000005108
			株式会社日立製作所
(22)出願日	平成13年11月7日(2001.11.7)		東京都千代田区神田駿河台四丁目6番地
		(72)発明者	半澤 悟
(31)優先権主張番号	特願2000-364543 (P2000-364543)		東京都国分寺市東恋ケ窪一丁目280番地
(32)優先日	平成12年11月27日(2000.11.27)		株式会社日立製作所中央研究所内
(33)優先権主張国	日本 (JP)	(72)発明者	阪田 健
			東京都国分寺市東恋ケ窪一丁目280番地
			株式会社日立製作所中央研究所内
		(74)代理人	100075096
	•		弁理士 作田 康夫
			最終頁に続く


### (54) 【発明の名称】 半導体装置

### (57)【要約】

【課題】 磁気抵抗の変化を利用して情報を記憶するメモリセルの読み出し動作に用いる参照信号発生方法、およびダミーセルを提供する。

【解決手段】 複数のワード線WRO〜WR7と複数の第1データ線DO〜D7の交点に設けられ、"1"又は"0"の何れかを記憶するための複数の第1メモリセルMCと、複数のワード線WRO〜WR7と第1ダミーデータ線DDOの交点に設けられ、"1"を記憶するための複数の第1ダミーセルMCHと、前記複数のワード線WRO〜WR7と第2ダミーデータ線DD1の交点に設けられ、"0"を記憶するための複数の第2ダミーセルMCLとを具備する

【効果】 従来と比べて、高集積かつ信頼度の高い大容量MRAMを実現することができる。



#### 【特許請求の範囲】

【請求項1】複数のワード線と複数の第1データ線の交点に設けられ、第1情報又は第2情報の何れかを記憶するための複数の第1メモリセルと、

前記複数のワード線と第1ダミーデータ線の交点に設けられ、前記第1情報を記憶するための複数の第1ダミーセルと、

前記複数のワード線と第2ダミーデータ線の交点に設けられ、前記第2情報を記憶するための複数の第2ダミーセルとを具備することを特徴とする半導体装置。

【請求項2】請求項1において、

前記複数の第1データ線の一端に接続される第1マルチプレクサと、

前記第1及び第2ダミーデータ線の一端に接続される第2 マルチプレクサと、

前記複数の第1データ線の他の一端に接続される第3マルチプレクサと、

前記第1及び第2ダミーデータ線の他の一端に接続される第4マルチプレクサと、

前記第1及び第2マルチプレクサに接続される読み出し回 20 路とを更に具備し、

前記複数の第1メモリセルのいずれかに記憶情報を書き 込む場合において、前記第1マルチプレクサは、前記第3 マルチプレクサが前記複数の第1データ線の一つに第1電 位を供給する際に、前記複数のデータ線の一つに前記第 1電位より小さい第2電位を供給し、前記第3マルチプレ クサが前記複数の第1データ線の一つに前記第2電位を 供給する際に、前記複数の第1データ線の一つに前記第1 電位を供給することを特徴とする半導体装置。

【請求項3】請求項1において、

前記複数の第1データ線に接続される第1マルチプレクサ と、

前記第1及び第2ダミーデータ線に接続される第2マルチ プレクサと、

前記第1及び第2マルチプレクサに接続される読み出し回 路と、

前記読み出し回路と前記第1マルチプレクサとを結合するための第1共通データ線と、

前記読み出し回路と前記第2マルチプレクサとを結合す るための第2共通データ線とを更に具備し、

前記読み出し回路は、前記第1共通データ線に接続される第1カレントミラー回路と、前記第2共通データ線に接続される第2カレントミラー回路と、前記第1カレントミラー回路に接続される第1センスデータ線と、前記第2カレントミラー回路に接続される第2センスデータ線と、前記第1及び前記第2センスデータ線に接続されるセンスアンプとを含むことを特徴とする半導体装置。

【請求項4】請求項3において、

前記第1カレントミラー回路は、前記第1共通データ線を 流れる電流と前記第1センスデータ線に流れる電流を略 同じ電流となるように設定され、

前記第2カレントミラー回路は、前記第1センスデータ線に流れる電流を前記第2共通データ線に流れる電流の略 1/2の電流となるように設定されることを特徴とする 半導体装置。

【請求項5】請求項4において、

前記複数の第1メモリセル、前記複数の第1及び第2ダ ミーセルのそれぞれは、共通の回路定数を持って形成され、磁気抵抗効果を用いて前記第1情報又は前記第2情報 10 を記憶することを特徴とする半導体装置。

【請求項6】請求項1において、

前記複数のワード線と複数の第2データ線の交点に設けられ、前記第1情報又は第2情報を記憶するための複数の第2メモリセルと、

前記複数の第1データ線に接続される第1マルチプレクサ

前記第1及び第2ダミーデータ線に接続される第2マルチ プレクサと、前記複数の第2データ線に接続される第5マ ルチプレクサと、

70 前記第1、第2及び第5マルチプレクサに接続される読み出し回路とを更に具備し、

前記第1及び第2ダミーデータ線は、前記複数の第1データ線と前記複数の第2データ線との間に配置されることを特徴とする半導体装置。

【請求項7】請求項6において、

前記読み出し回路と前記第1マルチプレクサとを結合するための第1共通データ線と、

前記読み出し回路と前記第2マルチプレクサとを結合するための第2共通データ線と、前記読み出し回路と前記 30 第5マルチプレクサとを結合するための第3共通データ線とを更に具備し、

前記第1読み出し回路は、前記第1共通データ線に接続される第1カレントミラー回路と、前記第2共通データ線に接続される第2カレントミラー回路と、前記第3共通データ線に接続される第3カレントミラー回路と、前記第1カレントミラー回路に接続される第1センスデータ線と、前記第2カレントミラー回路に接続される第2及び第3センスデータ線と、前記第3カレントミラー回路に接続される第4センスデータ線と、前記第1及び前記第2センスグラータ線とに接続される第1センスアンプと、前記第3及び第4センスデータ線に接続される第2センスアンプとを含むことを特徴とする半導体装置。

【請求項8】請求項7において、

前記第1カレントミラー回路は、前記第1共通データ線に流れる電流と前記第1センスデータ線に流れる電流を略同じとなるように設定され、

前記第2カレントミラー回路は、前記第2及び第3センス データ線に流れる電流を前記第2共通データ線に流れる 電流の略1/2の電流となるように設定され、

⊙ 前記第3カレントミラー回路は、前記第3共通データ線に

.

3

 流れる電流と前記第4センスデータ線に流れる電流とを 略同じとなるように設定されることを特徴とする半導体 装置。

【請求項9】請求項8において、

前記複数の第1、第2メモリセル、前記複数の第1及び 第2ダミーセルのそれぞれは、共通の回路定数を持って 形成され、磁気抵抗効果を用いて前記第1情報又は前記 第2情報を記憶することを特徴とする半導体装置。

【請求項10】請求項1において、

前記複数のワード線と複数の第2データ線の交点に設けられ、前記第1又は第2情報を記憶するための複数の第2メモリセルと、

前記複数のワード線と第3ダミーデータ線の交点に設けられ、前記第1情報を記憶するための複数の第3ダミーセルと、

前記複数のワード線と第4ダミーデータ線の交点に設けられ、前記第2情報を記憶するための複数の第4ダミーセルと、

前記複数の第1データ線に接続される第1マルチプレクサ と

前記第1及び第2ダミーデータ線に接続される第2マルチプレクサと、

前記複数の第2データ線に接続される第5マルチプレクサと、

前記第3及び第4ダミーデータ線に接続される第6マルチ プレクサと、

前記第1、第2、第5及び第6マルチプレクサに接続される 読み出し回路とを更に具備し、

前記第1及び第2マルチプレクサは、第1共通データ線を 介して前記読み出し回路に接続され、

前記第5及び第6マルチプレクサは、第2共通データ線を介して前記読み出し回路に接続されることを特徴とする 半導体装置。

【請求項11】請求項10において、

前記読み出し回路は、前記第1共通データ線に接続される第1カレントミラー回路と、前記第2共通データ線に接続される第2カレントミラー回路と、前記第1カレントミラー回路に接続される第1センスデータ線と、前記第2カレントミラー回路に接続される第2センスデータ線と、前記第1及び第2センスデータ線に接続されるセンスアンプとを具備することを特徴とする半導体装置。

【請求項12】請求項11において、

前記第1カレントミラー回路は、前記第1共通データ線の流れる電流と前記第1センスデータ線に流れる電流とを略同じとする第1状態と、前記第2センスデータ線に流れる電流を前記第1共通データ線に流れる電流の略1/2の電流とする第2状態とを有し、

前記第2カレントミラー回路は、前記第2共通データ線に流れる電流と前記第2センスデータ線に流れる電流と を略同じにする第3状態と、前記第2センスデータ線に 4 流れる電流を前記第2共通データ線に流れる電流の略1 /2の電流とする第4状態とを有し、

前記複数の第1メモリセルから記憶情報が読み出される場合において、前記第1カレントミラー回路は前記第1状態で動作し、前記第2カレントミラー回路は前記第4状態で動作し、

前記複数の第2メモリセルから記憶情報が読み出される 場合において、前記第1カレントミラー回路は前記第2状態で動作し、前記第2カレントミラー回路は前記第3状態 10 で動作することを特徴とする半導体装置。

【請求項13】請求項12において、

前記複数の第1、第2メモリセル、前記複数の第1、第 2、第3及び第4ダミーセルのそれぞれは、共通の回路 定数を持って形成され、磁気抵抗効果を用いて前記第1 情報又は前記第2情報を記憶することを特徴とする半導 体装置。

【請求項14】請求項10において、

前記複数のワード線と第1冗長データ線の交点に設けられた複数の第1冗長メモリセルと、

か前記複数のワード線と第2冗長データ線の交点に設けられた複数の第2冗長メモリセルと、

前記第1冗長データ線に接続される第1冗長マルチプレクサと、

前記第2冗長データ線に接続される第2冗長マルチプレク サとを具備し、

前記第1冗長マルチプレクサは、前記第1共通データ線に 接続され、

前記第2冗長マルチプレクサは、前記第2共通データ線 に接続され、

30 前記複数の第1メモリセル、前記複数の第1ダミーセル、 又は前記複数の第2ダミーセル線に関する欠陥が有る場合に、欠陥を有している前記複数の第1データ線、前記 第1ダミーデータ線、又は前記第2ダミーデータ線は、前 記第1冗長データ線に置換され、

前記複数の第2メモリセル、前記複数の第3ダミーセル、又は前記複数の第4ダミーセル線に関する欠陥が有る場合に、欠陥を有している前記複数の第2データ線、前記第3ダミーデータ線、又は前記第4ダミーデータ線は、前記第2冗長データ線に置換されることを特徴とする半導体装置。

【請求項15】請求項14において、

前記第1、第2、第5及び第6マルチプレクサの動作状態を 制御するための正規カラムアドレスデコーダと、

前記第1及び第2冗長マルチプレクサの動作状態を制御するための冗長カラムアドレスデコーダとを更に具備し、前記正規カラムアドレスデコーダは、前記第1及び第5マルチプレクサの動作状態を制御するためのカラムアドレス信号を出力する正規カラムアドレス信号ドライバと、前記第2及び第6マルチプレクサの動作状態を制御

50 するためのカラムアドレスアドレス信号を出力するダミ

ーカラムアドレス信号ドライバとを含み、

前記冗長カラムアドレスデコーダは、前記第1及び第2 冗長マルチプレクサの動作状態を制御するための冗長カラムアドレス信号を出力する冗長カラムアドレスドライバと、前記正規カラムアドレス信号ドライバ又は前記ダミーカラムアドレス信号ドライバと前記冗長カラムアドレス信号ドライバの何れかを選択して活性化するための冗長カラムアドレス検出回路とを含むことを特徴とする半導体装置。

【請求項16】請求項15において、

前記冗長カラムアドレス検出回路は、前記欠陥の情報を 記憶するための冗長カラムアドレス記憶回路を含むこと を特徴とする半導体装置。

【請求項17】請求項16において、

前記複数の第1、第2メモリセル、前記複数の第1、第 2、第3、第4ダミーセル、前記第1及び第2冗長メモ リセルのそれぞれは、共通の回路定数を持って形成さ れ、磁気抵抗効果を用いて前記第1情報又は前記第2情報 を記憶することを特徴とする半導体装置。

【請求項18】複数のワード線と複数の第1データ線の 交点に設けられた複数の第1メモリセルと、

前記複数のワード線と複数の第2データ線の交点に設け られた複数の第2メモリセルと、

前記複数のワード線と第1ダミーデータ線の交点に設け られた複数の第1ダミーセルと、

前記複数のワード線と第2ダミーデータ線の交点に設け られた複数の第2ダミーセルと、

前記複数のワード線と複数の第3データ線の交点に設けられた複数の第3メモリセルと、

前記複数のワード線と複数の第4データ線の交点に設けられた複数の第4メモリセルと、

前記複数のワード線と第3ダミーデータ線の交点に設け られた複数の第3ダミーセルと、

前記複数のワード線と第4ダミーデータ線の交点に設けられた複数の第4ダミーセルと、

前記複数の第1及び第2データ線に接続される第1マルチ プレクサと、

前記第1及び第2ダミーデータ線に接続される第2マルチ プレクサと、

前記複数の第3及び第4データ線に接続される第3マル チプレクサと、

前記第3及び第4ダミーデータ線に接続される第4マルチプレクサと、

前記複数の第1データ線が前記第1マルチプレクサを介して接続される第1共通データ線と、

前記複数の第2データ線が前記第1マルチプレクサを介 して接続される第2共通データ線と、

前記複数の第3データ線が前記第3マルチプレクサを介 して接続される第3共通データ線と、

前記複数の第4データ線が前記第4マルチプレクサを介 50 に設定されることを特徴とする半導体装置。

して接続される第4共通データ線と、

前記第1及び第3共通データ線との間に接続される第1ス イッチと、

6

前記第2及び第4共通データ線との間に接続される第2スイッチと、

前記第1及び第2共通データ線に接続される第1読み出し 回路と

前記第3及び第4共通データ線に接続される第2読み出し 回路とを具備し、

10 前記複数の第1ダミーセルと前記複数の第2ダミーセル は、互いに相補の記憶情報が書き込まれ、

前記複数の第3ダミーセルと前記複数の第4ダミーセル は、互いに相補の記憶情報が書き込まれ、

前記第1ダミーデータ線は、前記第2マルチプレクサを介 して前記第1共通データ線に接続され、

前記第2ダミーデータ線は、前記第2マルチプレクサを 介して前記第3共通データ線に接続され、

前記第3ダミーデータ線は、前記第4マルチプレクサを 介して前記第2共通データ線に接続され、

20 前記第4ダミーデータ線は、前記第4マルチプレクサを 介して前記第4共通データ線に接続されることを特徴と する半導体装置。

【請求項19】請求項18において、

前記第1スイッチは、前記複数の第2又は第4メモリセルの何れかから記憶情報が読み出される場合にオン状態とされ、

前記第2スイッチは、前記複数の第1又は第3メモリセル の何れかから記憶情報が読み出される場合にオン状態と されることを特徴とする半導体装置。

30 【請求項20】請求項19において、

前記第1読み出し回路は、前記第1共通データ線に接続される第1カレントミラー回路と、前記第2共通データ線に接続される第2カレントミラー回路と、前記第1カレントミラー回路に接続される第1センスデータ線と、前記第2カレントミラー回路に接続される第2センスデータ線と、前記第1及び第2センスデータ線に接続される第1センスアンプとを含み、

前記第2読み出し回路は、前記第3共通データ線に接続される第3カレントミラー回路と、前記第4共通データ線に接続される第4カレントミラー回路と、前記第3カレントミラー回路に接続される第3センスデータ線と、前記第4カレントミラー回路に接続される第4センスデータ線と、前記第3及び第4センスデータ線に接続される第2センスアンプとを含むことを特徴とする半導体装置。

【請求項21】請求項20において、

前記第1から第4カレントミラー回路は、対応する第1から第4共通データ線に流れる電流と対応する前記第1から第4センスデータ線に流れる電流とを略同じとなるように設定されることを特徴とする半適体装置

【請求項22】請求項21において、

前記複数の第1、第2、第3、第4メモリセル、前記複数の第1、第2、第3及び第4ダミーセルのそれぞれは、共通の回路定数を持って形成され、磁気抵抗効果を用いて前記第1情報又は前記第2情報を記憶することを特徴とする半導体装置。

【請求項23】請求項1において、

前記複数の第1メモリセル、前記複数の第1及び第2ダミーセルのそれぞれは、トランジスタと前記トランジスタに直列接続されたMTJ(マグネティック・トンネル・ジャンクション)素子を有する事を特徴とする半導体装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は半導体装置に関し、 特に、磁気抵抗の変化を利用して情報を記憶するメモリ セルを用いた高集積なメモリを含む半導体装置に関す る。

#### [0002]

【従来の技術】フェロダイエレクトリック・メモリ(Feram)やフラッシュメモリに代表されるような不揮発性メモリでありながら、読み書き回数に制限がないメモリとして、マグネトロレジスティブ・ランダム・アクセス・メモリ(Mram)の開発がなされている。Mramは、磁化の向きで素子の抵抗が異なる磁気抵抗効果を利用して情報を記憶する。近年、マグネトロ・レジスタンス(Mr)と呼ばれる磁気抵抗変化率が従来の素子よりも大きなマグネティック・トンネル・ジャンクション(Mrj)素子の開発と、そのMramへの応用が進められ、スタティック・ランダム・アクセス・メモリ(Sram)並みの高速読み書き動作が可能で、Dramがみの高集積度が実現できる可能性が示された。このため、Mramは次世代メモリの有力候補としてさらに注目を増している。

【0003】MTJ素子は、図3に示すように、二つの 強磁性体層FRLとFXLとの間に絶縁膜TBが挟まれた三層構 造である。絶縁膜TBは、トンネル効果によって電子が伝 導できる程度に薄く形成されている。また、強磁性体層 FXLの磁化の向きが矢印AMF2で示すように固定されてい るのに対して、強磁性体層FRLの磁化の向きは、外部磁 界により矢印AMF1に示すように制御される。端子A、B間 の抵抗は、二つの強磁性体層における磁化の向きによっ て変化し、同じ向きの時は低抵抗状態、互いに逆向きの 時は高抵抗状態となる。このようなMTJ素子を適用し たMRAMは、例えば、アイ・イー・イー・イー、イン ターナショナル・ソリッド-ステート・サーキッツ・カ ンファレンス、ダイジェスト・オブ・テクニカル・ペー パーズ、第128頁から第129頁 (2000年) (IEEE Intern ational Solid-State CircuitsConference, DIGEST OF TECHNICAL PAPERS, pp. 128-129, 2000。以下では文

8

献1と示す。)や、同ダイジェスト・オブ・テクニカル・ペーパーズの第130頁から第131頁(以下では文献2と示す。)で述べられている。どちらにおいても、1個のMTJ素子と1個のトランジスタが直列接続された構成をメモリセルの基本構成としている。選択されたメモリセルにおけるトランジスタが導通されると、MTJ素子の端子間に電圧が印加され、磁気抵抗に応じてデータ線を介して流れる電流を検出することにより記憶情報が読み出される。

#### 10 [0004]

【発明が解決しようとする課題】図4は、時間T1においてMTJ素子の端子間に電圧を印加することにより発生する電流を示している。ここでは、MTJ素子が記憶情報'0'を保持している場合に高抵抗状態、記憶情報'1'を保持している場合に低抵抗状態にあるものとしている。この時、記憶情報'1'を保持しているメモリセルを読み出して得られる電流ID(1)は、記憶情報'0'を保持しているメモリセルを読み出して得られる電流ID(0)よりも大きく、共に正の値をとる。このようなMTJ素子の特性のために、MRAMは読み出し動作において二つの問題点が生じる。第一に、一方の極性である読み出し信号から記憶情報を分別するため、参照信号が必要な点である。第二に、MTJのMRが数十パーセントであるために読み出し信号量が小さく、安定した読み出し動作が難しい点である。

【0005】これらの問題を解決するために、文献1で はメモリセルに2個のMT J素子と2個のトランジスタ で構成されるツインセル方式を採用している。この方式 では、メモリセルの記憶情報に応じて相補の読み出し信 30 号が得られるので、情報の分別が容易であり、信号量も 大きい。しかし、メモリセル面積が二倍になるので、大 容量化には、相対的に不利になると予測される。これに 対して文献2では、メモリセルと同じ1個のMTJ素子 と1個のトランジスタで構成されるリファレンス・セル をワード線毎に配置して参照信号を発生している。この 方式では、メモリアレイの面積を抑制できる反面、各メ モリセルに生じる特性ばらつきを考慮しながら、精度良 く参照信号を発生するリファレンス・セルを形成するこ とが相対的に困難であると予測される。また、リファレ 40 ンス・セルやリファレンス・セルが接続されるデータ線 に断線、短絡など何らかの不良が生じた場合に、参照信 号が発生されないため対応する複数のメモリセルの記憶 情報を読み出すことができず、歩留まり低下の原因とな る可能性が有る。本発明は、以上の検討結果から生まれ たものである。

【0006】本発明の第一の課題は、精度良く参照信号を発生するダミーセルを提供して、1個のMTJ素子と1個のトランジスタで構成されるメモリセルに保持された記憶情報を正確に読み出すことである。第二に、メモリセルとダミーセルの双方を置換可能な救済方式を提供

することである。第三に、高速で、集積度と信頼性の高 い大容量MRAMを実現することにある。

#### [0007]

【課題を解決するための手段】上記目的を達成するため の本発明の代表的な手段の特長は、メモリセルを1個の MT」素子と1個のトランジスタで構成し、相補の記憶 情報を保持した二つのメモリセルを並列接続した構成を ダミーセルする。このダミーセルは、ワード線対毎に配 置される。メモリセルに流れる電流をミラー比1対1の カレントミラー回路で受けて読み出し信号を発生するの 10 に対して、ダミーセルに流れる電流をミラー比2対1の カレントミラー回路で受けて平均電流を発生することに より、参照信号を発生することにある。

#### [0008]

【発明の実施の形態】<実施例1>1個のMT J素子と 1個のトランジスタで構成されるメモリセルを有するM RAMについて、以下の実施例に従い本発明を説明す る。後に詳述するが図13は、本発明を用いた同期式メ モリの一例である。また、図12は、図13に示される メモリアレイMARの一例を示したものである。更に、 図1は、図12におけるメモリブロックBLKの一例を示 すもので、ワードドライバアレイWDAの片側にメモリセ ルアレイMCAとダミーセルアレイDCA1が配置された構成 の例である。メモリブロックBLKは、さらにマルチプレ クサMUXU1、MUXL1、MUXUD、MUXLD、書き込み回路WCU1、 WCL1、ダミー書き込み回路DWU1、読み出し回路RDC1を有 する。本実施例によるメモリブロックの特徴は、メモリ セルMCと同じ構造の二つのメモリセルMCL、MCHを並列に 配置したダミーセルDCを各ワード線対に配置し、相補の 情報をそれぞれ保持した二つのセルMCL、MCHを活性化す ることにより参照信号を発生する点にある。以下では、 各回路ブロックについて説明する。

【0009】メモリセルアレイMCAは、8×8ビットのメ モリセルMCを有する構成例が示されており、メモリセル MCは複数(ここでは8組)のワード線対と複数(ここで は8本)のデータ線Dj (j=0、…、7)との交点にそれぞ れ配置される。ダミーセルアレイDCA1は、メモリセルア レイMCAの構成に応じて8×1ビットのダミーセルDCを有 する。ダミーセルDCは、複数のワード線対とダミーデー タ線DDO、DD1との交点に、メモリセルMCと同じ構造の二 つのメモリセルMCL、MCHをそれぞれ配置した構成とす る。

【OO10】ワードドライバアレイWDAは、後述する複 数(ここでは8個)のワードドライバで構成され、ロウ デコードアドレスDXBとアレイ制御バスABSに応じて複数 のワード線対を駆動する。複数のワード線対は読み出し ワード線WRk(k=0、…、7) および書き込みワード線WWk (k=0、…、7) でそれぞれ構成され、書き込みワード線 WWkは遠端で接地される。ここで、ロウデコードアドレ スDXBは、複数のロウデコード信号XBk (k=0、…、7) で 50 書き込みデータ線WIT、アレイ制御バスABSに応じて書き

構成される。また、アレイ制御バスABSは役割の異なる 複数個の信号で構成され、各回路ブロック毎に必要に応 じた信号が接続されているものとする。アレイ制御バス ABSの内容については、回路ブロックの具体的な回路構 成でそれぞれ説明する。

10

【OO11】マルチプレクサMUXU1、MUXL1はメモリセル アレイMCAの両端にそれぞれ配置され、互いに対をなし て動作する。一方のマルチプレクサMUXUIは、共通デー タ線DSと複数のデータ線Djとの間に配置された複数個 (ここでは8個)のスイッチSRW(以下、簡単のためマ ルチプレクサ内のスイッチを単にスイッチと呼ぶが、他 のスイッチと区別するためにカラムスイッチと呼んでも よい)で構成され、入力されたカラムデコードアドレス DYMに応じて、選択するデータ線Dと共通データ線DSとを 接続する。他方のマルチプレクサMUXL1は、接地電位VSS と複数のデータ線Djとの間に配置された複数個(ここで は8個)のスイッチSRBと、書き込み共通ノードWCOMと 複数のデータ線Djとの間に配置された複数個(ここでは 8個)のスイッチSWとで構成される。前者のスイッチSR 20 Bは、入力されたカラムデコードアドレスDYMに応じて、 選択するデータ線Dと接地電位VSSとの接続を遮断し、後 者のスイッチSWは、選択するデータ線Dと書き込み共通 ノードWCOMとを接続する。

【OO12】マルチプレクサMUXUD、MUXLDはダミーセル アレイDCA1の両端にそれぞれ配置され、互いに対をなし て動作する。一方のマルチプレクサMUXUDは、共通デー タ線RSとダミーデータ線DDO、DD1との間に配置された2 個のスイッチSRWで構成され、入力されたカラムデコー ドアドレスDYMに応じて、ダミーデータ線DDO、DD1と共 通データ線RSとを接続する。他方のマルチプレクサMUXL Dは、接地電位VSSとダミーデータ線DDO、DD1との間に配 置された2個のスイッチSRBと、接地電位VSSとダミーデ ータ線DDOおよび電源電圧VDDとダミーデータ線DD1との 間に配置された2個のスイッチSWとで構成される。前者 のスイッチSRBは、入力されたカラムデコードアドレスD YMに応じて、ダミーデータ線DDO、DD1と接地電位VSSと の接続を遮断する。後者のスイッチSWは、入力されたカ ラムデコードアドレスDYMに応じて、ダミーデータ線DDO と接地電位VSS、ダミーデータ線DD1と電源電圧VDDをそ れぞれ接続する。スイッチSRW、SRB、SWは、同図では模 式的に記号で示されているが、実際には例えばNMOSトラ ンジスタで構成され、ソース-ドレイン間の電流経路の 有無によって結線状態が制御される。

【0013】書き込み回路WCU1、WCL1は、マルチプレク サMUXU1、MUXL1のさらに外側にそれぞれ配置され、これ らは互いに対をなして動作する。書き込み回路WCU1は、 入力されたカラム選択信号WYS、書き込みデータ線WIB、 アレイ制御バスABSに応じて共通データ線DSを駆動し、 書き込み回路WCL1は、入力されたカラム選択信号WYS、

込み共通ノードWCOMを駆動する。また、ダミー書き込み 回路DWUIは、書き込み回路WCUIに応じてマルチプレクサ MUXUDのさらに外側に配置され、アレイ制御バスABSに応 じて共通データ線RSを駆動する。

【0014】読み出し回路RDC1は、入力されたアレイ制御バスABSとバイアス電圧VB1に応じてメモリセルおよびダミーセルへ電源を供給して、共通データ線DS、RSに生じた読み出し信号を検出および増幅し、さらにカラム選択信号RYSに応じて、読み出しデータ線ROT、ROBを読み出したデータに応じた電位に駆動する。

【0015】次に、メモリセルMCの回路構成について図2に従い説明する。左図は図1に示したメモリセルMCのブロック記号であり、具体的には右図に示すように、抵抗の回路記号で示した1個のMTJ素子MTJと1個のNMOSトランジスタNIで構成されている。端子A、Bは、図3に示したMTJ素子の断面における端子に対応し、端子Aがデータ線Dj、端子BがNMOSトランジスタN1のドレインにそれぞれ接続される。また、トランジスタN1のドレインにそれぞれ接続される。また、トランジスタN1のソースが接地され、ゲートが読み出しワード線WRkに接続される。図3では省略されているが、書き込みワード線WWkは強磁性体層FXLの下部に層間絶縁膜を介して立体的に形成される。一方、データ線Djは強磁性体層FRL上に形成されて互いに接続される。

【0016】このような構成におけるメモリセルの動作 は、以下のように行う。まず、読み出し動作の場合、書 き込みワード線WWkが接地電位VSSに保持され、読み出し ワード線WRkが電源電圧VDDに駆動されると、トランジス タN1が導通することによりデータ線Djと接地電位VSS間 に電流経路が形成され、データ線Dj上に電流が出力され る。次に、書き込み動作の場合、読み出しワード線WRk が接地電位VSSに保持されてトランジスタN1がオフ状態 を保ち、書き込みワード線WWkに矢印AWWの向きに電流が 流れることにより、第一の磁界が発生される。また、デ ータ線Djに、書き込みデータに応じて矢印ADLまたはADH の向きに電流が流れることにより、第二または第三の磁 界がそれぞれ発生される。電流の向きが異なるので、ア ンペアの法則より第二、第三の磁界は互いに逆向きであ る。よって、書き込みワード線WWkとデータ線Djの交点 に配置されたメモリセルにおいて、書き込みデータに応 じて向きの異なる第一および第二の合成磁界がそれぞれ 発生されて、図3に示した強磁性体層FRLの磁化方向AMF 1が制御される。以下では、メモリセルの記憶情報は、 MTJ素子が低抵抗状態で"1"、MTJ素子が高抵抗 状態で"0"とする。記憶情報'1'を書き込む場合、デ ータ線Djに矢印ADLの向きに電流が流れて、第二の磁界 が発生することにより、第一の合成磁界が発生される。 その結果、強磁性体層FRL、FXLの磁化方向が互いに平行 となり、MTJ素子が低抵抗状態になる。これに対して 記憶情報'0'を書き込む場合、データ線Djに矢印ADHの向 きに電流が流れて、第三の磁界が発生することにより、

第二の合成磁界が発生される。その結果、強磁性体層FR L、FXLの磁化方向が互いに逆向きとなり、MT J 素子が高抵抗状態になる。また、ダミーセルDCにおけるメモリセルMCLは低抵抗状態、MCHは高抵抗状態にあるものとする

12

【0017】図5は、読み出し回路RDC1の回路構成を示しており、カラム選択回路YSW1、プリチャージ回路PCE Q、センスアンプSA、カレントミラー回路CMおよびCMD 1、バイアス回路BC1で構成される。また、図1に示した アレイ制御バスABSの中で、プリチャージイネーブル信号EQ、センスアンプ起動信号SDP、読み出し制御信号REB がそれぞれ入力され、さらにカラム選択信号RYSが入力される。まず、各回路の構成について説明する。

【 O O 1 8】 プリチャージ回路PCEQはNMOSトランジスタ N71、N72、N73で構成されている。それぞれのゲートに 接続されたプリチャージイネーブル信号EQが電源電圧VD Dに駆動されると、全てのトランジスタが導通して、センスデータ線DT、DBを接地電位VSSにプリチャージする。この時、トランジスタN73によって、センスデータ 20 線DT、DBの電位を等しくする効果が得られる。

【0019】センスアンプSAは、PMOSトランジスタP8 1、P82とNMOSトランジスタN81、N82で構成されるクロス カップル型ラッチ回路と、電源遮断用のスイッチである PMOSトランジスタP83で構成される。トランジスタP83の ゲートに接続されたセンスアンプ起動信号SDPが接地電 位VSSに駆動されると、トランジスタP83が導通し、電源 電圧VDDがトランジスタP81、P82のソースに供給され る。このようにしてセンスアンプを活性化することによ り、センスデータ線DT、DBに発生した微小電位差を増幅 30 することができる。ここで、待機時のセンスデータ線D T、DBは、プリチャージ回路PCEQによって接地電位VSSに プリチャージされるので、トランジスタN81、N82のゲー ト-ソース間電圧はそれぞれOVとなる。したがって、ト ランジスタN81、N82がオフ状態にあるので、接地電位VS S側には、スイッチ用トランジスタを設けず、レイアウ ト面積を低減している。

【0020】カラム選択回路YSW1はNMOSトランジスタN9 1、N92で構成され、ゲートにカラム選択信号RYSがそれ ぞれ入力される。また、トランジスタN91のソースはセ 40 ンスデータ線DT、ドレインは読み出しデータ線ROTにそ れぞれ接続される。さらに、トランジスタN92のソース はセンスデータ線DB、ドレインは読み出しデータ線ROB にそれぞれ接続される。このような構成により、センス データ線DT、DBに読み出されたデータを読み出しデータ 線ROT、ROBに選択的に出力することができる。

【 0 0 2 1 】カレントミラー回路CMは、PMOSトランジス タP41、P42、P43、P44で構成されている。トランジスタ P41、P42のゲートとトランジスタP41のドレインを内部 共通データ線NDSに接続し、トランジスタP42のドレイン 50 をセンスデータ線DTに接続する。さらに、トランジスタ

(8)

50

- P43、P44は、ソースに電源電圧VDD、ゲートに読み出し 制御信号REBをそれぞれ入力した電源制御用スイッチで あり、トランジスタP41、P42とそれぞれ直列接続する。 したがって、電源電圧VDDとなっている読み出し制御信 号REBが接地電位VSSに駆動されると、トランジスタP4 3、P44が導通してカレントミラー回路CMが活性化され る。ここで、トランジスタP41、P42のゲートをそれぞれ 同じ寸法に形成し、さらにトランジスタP43、P44のゲー トをそれぞれ同じ寸法に形成することにより、ミラー比 1対1のカレントミラー回路を形成する。したがって、 トランジスタP41のソース-ドレイン間に流れる電流と同 じ値の電流を、トランジスタP42に流すことができる。 【OO22】カレントミラー回路CMD1は、PMOSトランジ スタP51、P52、P53、P54、P55、P56で構成される。トラ ンジスタP51、P53、P54、P56がカレントミラー回路CMに おけるトランジスタP41、P42、P43、P44にそれぞれ対応 する。トランジスタP51、P52、P53のゲートとトランジ スタP51、P52のドレインを内部共通データ線NRSに接続 し、トランジスタP53のドレインをセンスデータ線DBに 接続する。さらに、トランジスタP54、P55、P56は、ソ ースに電源電圧VDD、ゲートに読み出し制御信号REBをそ れぞれ入力した電源制御用スイッチであり、トランジス タP51、P52、P53とそれぞれ直列接続する。したがっ て、電源電圧VDDとなっている読み出し制御信号REBが接 地電位VSSに駆動されると、トランジスタP54、P55、P56 が導通してカレントミラー回路CMD1が活性化される。こ こで、トランジスタP51、P52、P53のゲートをトランジ スタP41、P42とそれぞれ同じ寸法に形成し、さらにトラ ンジスタP54、P55、P56のゲートをトランジスタP43、P4 4とそれぞれ同じ寸法に形成して、トランジスタP51、P5 2、P53のソース-ドレイン間に流れる電流値を等しくす ることにより、ミラー比2対1のカレントミラー回路を 形成する。したがって、内部共通データ線NRSに流れる 電流の半分の値の電流をセンスデータ線DBに流すことが できる。この電流は、図4に示すように、記憶情報'1' もしくは'0'を保持するメモリセルに流れる電流ID(1)も しくはID(0)のほぼ中間値となるような電流IREFであ

【0023】バイアス回路BC1はNMOSトランジスタN61、 N62で構成され、トランジスタN61のドレインとソースに 内部共通データ線NDSと共通データ線DSをそれぞれ接続 し、トランジスタN62のドレインとソースに内部共通デ ータ線NRSと共通データ線RSをそれぞれ接続する。ま た、トランジスタN61、N62のゲートにバイアス電圧VB1 をそれぞれ印加する。バイアス電圧VB1は、文献1のFig ure 7.2.5に示されているようなバイアス・コントロー ル回路によって発生され、共通データ線DSと接地電位VS Sとの間の電位差が参照電圧Vrefになるように制御す る。参照電圧Vrefは、MTJ素子MTJに印加される電圧 が高くならないように低電圧に固定されており、共通デ

ータ線DSと接地電位VSSとの間の電位差が一定の低い値 に保たれる。したがって、MT J 素子MTJが電圧依存性 を持ち、印加電圧の増加に応じてMRが減少する場合に おいても、安定したMR値が得られるように制御するこ とができる。ここで、トランジスタN62のゲート長をト ランジスタN61と同じ長さとし、ゲート幅をトランジス タN61の二倍に形成することにより、トランジスタN62の オン抵抗をトランジスタN61の1/2としている。また、内 部共通データ線NRSの配線長を内部共通データ線NDSと同 10 じとし、内部共通データ線NRSの配線幅を内部共通デー タ線NDSの二倍になるように形成する。さらに、共通デ ータ線RSの配線長を共通データ線DSと同じとし、共通デ ータ線RSの配線幅を共通データ線DSの二倍に形成するこ とにより、電源電圧VDDと共通データ線RSとの間の配線 容量を、電源電圧VDDと共通データ線DSとの間の二倍、 配線抵抗を1/2とする。このようなバイアス回路BC1の構 成により、メモリセルMCおよびダミーセルDCにおける印 加電圧を等しくすることができる。また、ダミーセルDC におけるメモリセルーつあたりの負荷容量や抵抗を、メ モリセルMCに対する負荷容量や抵抗と同じにできて、記 (憶情報に応じてメモリセルMCに流れる電流と同じ値の電 流をダミーセルにおける相補のメモリセルMCL、MCHにそ れぞれ流すことができる。

【0024】次に、読み出し回路RDC1による参照信号発 生機構について説明する。ここで、共通データ線DS、RS に流れる電流をそれぞれIDS、IRSと表し、MTJ素子MT Jが低抵抗状態にある時に流れる電流をIDS(1)と表す。 また、メモリセルが記憶情報'0'を保持していて、MT J素子MTJが高抵抗状態にある時に流れる電流をIDS(0) と表す。電流IDS(1)は、IDS(0)よりも大きな値である。 さらに、共通データ線RSに流れる電流IRSは、相補の記 憶情報を保持している二つのメモリセルMCH、MCLが接続 されたダミーデータ線DDOおよびDD1に流れる電流の合計 となるので、

 $IRS=IDS(0)+IDS(1)\cdot\cdot\cdot\cdot\cdot\cdot\cdot$ (式1) と表すことができる。

【0025】以上の記号を用いると、図5に示した一方 のカレントミラー回路CMは、共通データ線DSに流れる電 流と同じ値の電流IDS(1)またはIDS(0)でセンスデータ線 40 DTを充電する。他方のカレントミラーCMD1回路は、共通 データ線RSに流れる電流の半分の値の電流IRS/2でセン スデータ線DBを充電する。この電流IRS/2は、記憶情報 に応じてメモリセルMCに流れる電流の平均値であり、図 4に示したような関係の参照信号IREFに相当する。ここ で、センスデータ線DT、DBの負荷容量が等しいものとし てCDと表し、カレントミラー回路に流れる電流の電源電 圧VDDとセンスデータ線との間における電圧依存性が無 視できるほど小さいと仮定する。また、カレントミラー 回路に流れる電流は、簡単のために活性化された直後か ら一定の値であると仮定すると、記憶情報'1'を読み出

す場合のセンスデータ線DTの電圧VDT(1)は、 VDT(1)= (IDS(1)×T) /CD・・・・・・ (式2) と表すことができる (ここで、Tはカレントミラー回路 が活性化されてからの時間を示す)。これに対して、セ ンスデータ線DBの電圧VDBは (式1) から、

 $VDB = [(IRS/2) \times T]/CD$ 

= [ (IDS(0) + IDS(1)) ×T] / (2×CD) · · (式3) と表すことができる。 (式2) (式3) から、記憶情報'1'を読み出す場合の読み出し信号 ΔV1は、

 $\Delta V1 = VDT(1) - VDB$ 

= [ (IDS(0)-IDS(1)) ×T] / (2×CD) ・・(式 4 ) と表すことができる。また、記憶情報'0'を読み出す場合におけるセンスデータ線DTの電圧VDT(0)は、VDT(0)= (IDS(0)×T) /CD・・・・・・・・(式 5 ) と表すことができる。よって、(式 3 ) (式 5 ) から、記憶情報'0'を読み出す場合の読み出し信号  $\Delta$  VOは、 $\Delta$  VO=VDT(0)-VDB

=- [ (IDS(0)-IDS(1)) ×T] / (2×CD) ・・ (式6) と表すことができる。

【0026】以上から、ミラー比2対1のカレントミラ 一回路CMD1を用いて、正の2値の読み出し信号IDS(1)、 IDS(0)の中間値に参照信号IRSを発生することにより、 (式4) (式6) に示したような正負の読み出し信号を 発生することができる。したがって、記憶情報'1'を読 み出す場合、センスデータ線DTとDBとの電位差が大きく なるに従い、センスアンプSAにおけるトランジスタN81 とP82の駆動能力が大きくなり、センスデータ線DTが電 源電圧VDD、センスデータ線DBが接地電位VSSにそれぞれ 駆動される。また、記憶情報'0'を読み出す場合、セン スデータ線DTとDBとの電位差が大きくなるに従い、セン スアンプSAにおけるトランジスタP81とN82の駆動能力が 大きくなり、センスデータ線DTが接地電位VSS、センス データ線 DBが電源電圧VDDにそれぞれ駆動される。この ように、正負の読み出し信号に応じてセンスデータ線D T、DBを電源電圧VDDまたは接地電位VSSに増幅すること により、記憶情報の分別を行うことができる。

【0027】図6は、図1に示したマルチプレクサMUXU 1、MUXL1、MUXUD、MUXLD、書き込み回路WCU1、WCL1、ダミー書き込み回路DWU1の回路構成例を示している。以下ではまず、マルチプレクサMUXU1、MUXL1、MUXUD、MUXLDについて説明する。マルチプレクサMUXU1は、図1に示したスイッチSRWに対応する8個のNMOSトランジスタN11jのゲートには対応するカラムアドレス信号YMTj(j=0、1、…、7)が入力される。マルチプレクサMUXL1は、図1に示したスイッチSRBに対応する8個のNMOSトランジスタN13j(j=0、1、…、7)と、図1に示したスイッチSWに対応する8個のNMOSトランジスタN14j(j=0、1、…、7)で構成される。トランジスタN14j(j=0、1、…、7)で構成される。トランジスタN13jのゲートには対応するカラムアドレス信号YMBj(j=0、1、…、7)、トランジ

スタN14jのゲートには対応するカラムアドレス信号YMWj  $(j=0,1,\cdots,7)$  がそれぞれ入力される。ここで、カラムアドレス信号YMTj、YMBj、YMWjの各々は、図 1 に示したカラムデュードアドレスDYMの中の信号であり、動作に応じてデータ線Djの結線状態を、以下のように制御

16

する。

【0028】まず、待機状態の場合、カラムアドレス信 号YMTj、YMWjが接地電位VSS、カラムアドレス信号YMBj が電源電圧VDDにそれぞれ保持され、トランジスタN11 10 j、N14jがオフ状態、トランジスタN13jがオン状態とな ることにより、各データ線Dを接地する。次に、例えば データ線DOが選択された読み出し動作の場合、カラムア ドレス信号YMTOが電源電圧VDD、カラムアドレス信号YMB 0、YMWOが接地電位VSSにそれぞれ駆動され、トランジス タN110がオン状態、トランジスタN130、N140がオフ状態 となることにより、データ線DOを共通データ線DSに接続 する。したがって、メモリセルMCに流れる電流を共通デ ータ線DSに出力することができる。さらに、例えばデー タ線DOが選択された書き込み動作の場合、カラムアドレ ス信号YMTO、YMWOが電源電圧VDD、カラムアドレス信号Y MB0が接地電位VSSにそれぞれ駆動され、トランジスタN1 10、N140がオン状態、トランジスタN130がオフ状態とな ることにより、データ線DOを共通データ線DSおよび書き 込み共通ノードWCOMに接続する。したがって、選択した

【0029】マルチプレクサMUXUDは、図1に示したスイッチSRWに対応する2個のNMOSトランジスタN120、N121で構成される。トランジスタN120、N121のゲートにはカラムアドレス信号YMDTが入力される。マルチプレクサMUXLDは、図1に示したスイッチSRBに対応する2個のNMOSトランジスタN150、N151と、図1に示したスイッチSWに対応する2個のNMOSトランジスタN190、N191で構成される。トランジスタN150、N151のゲートにはカラムアドレス信号YMDB、トランジスタN190、N191のゲートにはカラムアドレス信号YMDWがそれぞれ入力される。ここで、カラムアドレス信号YMDWがそれぞれ入力される。ここで、カラムアドレス信号YMDT、YMDB、YMDWの各々は、図1に示したカラムデコードアドレスDYMの中の信号であり、動作に応じてダミーデータ線DDO、DD1の結線状態を、以下のように制御する。

データ線に、電流経路を形成することができる。

40 【0030】まず、待機状態の場合、カラムアドレス信号YMDT、YMDWが接地電位VSS、カラムアドレス信号YMDBが電源電圧VDDにそれぞれ保持され、トランジスタN12 0、N121、N190、N191がオフ状態、トランジスタN150、N151がオン状態となることにより、ダミーデータ線DDO、DD1を接地する。次に読み出し動作の場合、データ線Djの中の一つが選択されるのに応じて、カラムアドレス信号YMDTが電源電圧VDD、カラムアドレス信号YMDB、YMDWが接地電位VSSにそれぞれ駆動され、トランジスタN12 0、N121がオン状態、トランジスタN150、N151、N190、N50 191がオフ状態となることにより、ダミーデータ線DDOお

よびDD1を共通データ線RSに接続する。したがって、ダ ミーセルDCに流れる電流を共通データ線RSに出力するこ とができる。さらに、書き込み動作の場合、カラムアド レス信号YMDT、YMDWが電源電圧VDD、カラムアドレス信 号YMDBが接地電位VSSにそれぞれ駆動され、トランジス タN120、N121、N190、N191がオン状態、トランジスタN1 50、N151がオフ状態となることにより、電源電圧VDDと 接地電位VSSとの間に、ダミーデータ線DD1から共通デー タ線RSおよびダミーデータ線DDOを介した電流経路を形 成する。したがって、ダミーデータ線DDO、DD1に流れる 電流の向きがそれぞれ矢印ADL、ADHの方向になるので、 図2で説明したようにダミーセルDCに相補の記憶情報を 同時に書き込むことができる。ここで、MTJ素子に書 き込まれた磁界の向きは、印加電圧をOVとしても一般に 変わらないので、チップの電源が切れた場合でも保持さ れる。したがって、ダミーセルの書き込み動作は、例え ば出荷前のテストの際に、初期化動作として一度行えば

十分である。

17

【0031】次に、図6に従い、書き込み回路WCU1、WC L1、ダミー書き込み回路DWU1の回路構成例を説明する。 まず、書き込み回路WCU1は、PMOSトランジスタP161、P1 62、P163およびNMOSトランジスタN161、N162、N163、N1 64で構成され、アレイ制御バスABSの中の書き込み制御 信号WET、WEB、プリチャージイネーブル信号EQが入力さ れる。トランジスタN164は書き込みデータ線選択用スイ ッチであり、ソースに書き込みデータ線WIB、ドレイン に内部書き込みノードWDB、ゲートにカラム選択信号WYS をそれぞれ接続する。また、トランジスタP161、P162、 N161、N162をそれぞれ直列接続することにより、クロッ クト・インバータを形成する。トランジスタP161のゲー トに書き込み制御信号WEB、N161のゲートに書き込み制 御信号WETをそれぞれ接続し、クロックト・インバータ のデータ入力端子であるトランジスタP162、N162のゲー トに内部書き込みノードWDB、出力端子であるトランジ スタP161、N161のドレインに共通データ線DSをそれぞれ 接続する。さらに、トランジスタP163とN163の夫々は、 クロックト・インバータのデータ入力端子である内部書 き込みノードWDBと出力端子である共通データ線DSのプ リチャージ用トランジスタである。トランジスタP163の ゲートにカラム選択信号WYS、N163のゲートにプリチャ ージイネーブル信号EQをそれぞれ入力する。

【0032】書き込み回路WCL1は、前述した書き込み回路WCU1と同じトランジスタで構成されるが、以下の四点が異なる。第一に、トランジスタN164のソースを書き込みデータ線WITに接続する。第二に、クロックト・インバータのデータ入力端子であるトランジスタP162、N162のゲート端子を、内部書き込みノードWDTと呼ぶ。第三に、クロックト・インバータの出力端子であるトランジスタP161、N161のドレインを書き込み共通ノードWCOMに接続する。第四に、トランジスタN163のゲートに書き込

み制御信号WEBを接続する。以上のような構成の書き込み回路WCU1、WCL1により、データ線DSと書き込み共通ノードWCOMを次のように駆動する。

【0033】まず、待機状態の場合、書き込み回路WCUIにおいて、書き込み制御信号WETが接地電位VSS、書き込み制御信号WEBとプリチャージイネーブル信号EQが電源電圧VDDにそれぞれ駆動され、トランジスタP161、N161がオフ状態、N163がオン状態となることにより、共通データ線を接地する。また、書き込み回路WCU1において、同様にトランジスタP161、N161がオフ状態、N163がオン状態となることにより、書き込み共通ノードWCOMを接地する。

【0034】次に、読み出し動作の場合、書き込み制御信号WETとプリチャージイネーブル信号EQが接地電位VSS、書き込み制御信号WEBが電源電圧VDDにそれぞれ駆動され、トランジスタP161、N161、N163がオフ状態となることにより、書き込み回路WCU1の出力を高抵抗状態とする。一方、書き込み回路WCL1において、トランジスタP161、N161がオフ状態、N163がオン状態に保持されることにより、書き込み共通ノードWCOMを接地する。

【0035】さらに、書き込み動作の場合、カラム選択 信号WYSが昇圧電位VDH(ここで、VTHNをNMOSトランジス タのしきい電圧とすると、VDH≥VDD+VTHNである。)、 書き込み制御信号WETが電源電圧VDD、書き込み制御信号 WEBとプリチャージイネーブル信号EQが接地電位VSSにそ れぞれ駆動されることにより、書き込み回路WCU1、WCL1 におけるトランジスタN164がオン状態、クロックト・イ ンバータが活性化状態、トランジスタP163、N163がオフ 状態となる。この動作により、電源電圧VDDと接地電位V SSとの間に、書き込み回路WCU1、WCL1、共通データ線D S、書き込み共通ノードWCOM、前述のマルチプレクサMUX U1、MUXL1によって選択されたデータ線Dを介した電流経 路を形成する。ここで、書き込みデータ線WIB、WITをそ れぞれ接地電位VSS、電源電圧VDDに駆動する場合、書き 込み回路WCU1におけるトランジスタP162と書き込み制御 回路WCL1におけるトランジスタN162を導通させて、選択 したデータ線Dに矢印ADLの向きの電流を発生することに より、選択したメモリセルMCに記憶情報'1'を書き込 む。一方、書き込みデータ線WIB、WITをそれぞれ電源電 40 圧VDD、接地電位VSSに駆動する場合、書き込み回路WCU1 におけるトランジスタN162と書き込み制御回路WCL1にお けるトランジスタP162を導通させて、選択したデータ線 Dに矢印ADHの向きの電流を発生することにより、選択し たメモリセルMCに記憶情報'0'を書き込む。

【 O O 3 6 】 ダミー書き込み回路DWU1は、負荷用PMOSトランジスタP181、P182と、プリチャージ用NMOSトランジスタN181、N182で構成される。トランジスタP181、P182のソースとゲートに電源電圧VDDをそれぞれ入力し、ドレインを共通データ線RSに接続する。また、トランジス50 タN181、N182のゲートにプリチャージイネーブル信号E

- Q、ソースに接地電位VSSをそれぞれ入力し、ドレインを 共通データ線RSにそれぞれ接続する。このような構成に より、待機状態の場合、プリチャージイネーブル信号EQ が電源電圧VDDに駆動され、トランジスタN181、N182が オン状態となることにより、共通データ線RSを接地す る。

【0037】また、読み出し動作の場合、プリチャージィネーブル信号EQが接地電位VSSに駆動され、トランジスタN181、N182がオフ状態となる。したがって、書き込み回路WCU1と同じように、ダミー書き込み回路DWU1の出力を高抵抗状態とする。ここで、トランジスタP181、P182のゲート寸法をトランジスタP161と同じ寸法にそれぞれ形成する。さらに、例えばトランジスタN161およびN163のゲート寸法が同じの場合、トランジスタN181、N182のゲート長をトランジスタN161およびN163と同じ長さとし、ゲート幅をトランジスタN161およびN163のゲート幅の合計となるようにそれぞれ形成することにより、共通データ線DSに生じた拡散容量の2倍の拡散容量を共通データ線RSに発生する。

【0038】さらに書き込み動作の場合、ダミー書き込 み回路DWU1の出力は、読み出し動作の場合と同じよう に、プリチャージイネーブル信号EQが接地電位VSSに駆 動され、トランジスタN181、N182がオフ状態となること により、高抵抗状態となる。以上の構成と動作をまとめ る。まず、書き込み回路WCU1、WCL1において、書き込み 動作の場合、選択データ線D上に記憶情報に応じた向き の電流を発生することにより、図3に示した強磁性体層 FRLの磁化方向を反転させるのに必要な磁界を発生する ことができる。また、読み出し動作の場合、書き込み回 路WCU1の出力を高抵抗状態とすることにより、メモリセ ルMCに流れる電流を、共通データ線DSを介して読み出し 回路RDC1に出力することができる。ここで、書き込み制 御信号WEB、WETがゲートに入力されるトランジスタを電 源側ではなく出力端子側に設けたクロックト・インバー タを用いることにより、出力を高抵抗状態とした読み出 し動作時に共通データ線DSに付加される負荷容量を、ト ランジスタP161、N161の拡散容量に抑制することができ る。さらに、待機状態の場合、共通データ線DSと書き込 み共通ノードWCOMを、データ線Djと同様に接地すること により、選択されたデータ線と共通データ線DSおよび書 き込み共通ノードWCOMを接続する時に、選択データ線に 電流が発生しないようにしている。したがって、メモリ セルMCにおける記憶情報の破壊を防ぐことができる。

【0039】次に、ダミー書き込み回路DWU1において、初期化動作の場合、出力を高抵抗状態とすることにより、マルチプレクサMUXUD、MUXLDの説明で述べたように、ダミーデータ線DD0とDD1に流れる電流を共通データ線RSで折り返すような電流経路を形成することができる。また、読み出し動作の場合、共通データ線RSに発生した拡散容量の2倍の拡散容量を共通データ線RSに発生す

るように各トランジスタを形成することにより、ダミーセルDCにおけるメモリセルーつあたりの拡散容量を、共通データ線DSに接続されるメモリセルMCと同じ値とすることができる。したがって、メモリセルMCとダミーセルDCの活性直後から、図4に示したような関係の参照信号を精度良く発生することができる。さらに、待機状態の場合、共通データ線RSを、ダミーデータ線DDOおよびDD1と同様に接地することにより、これらを接続する時に、ダミーデータ線DDOおよびDD1に電流が発生しないようにしている。したがって、ダミーセルDCにおける記憶情報の破壊を防ぐことができる。

20

【0040】図7は、ワードドライバアレイWDAを構成 するワードドライバを示しており、読み出しワード線WR kを駆動する読み出しドライバWRDと書き込みワード線WW kを駆動する書き込みドライバWWDで構成される。読み出 しドライバWRDは、PMOSトランジスタP21、P22とNMOSト ランジスタN21、N22で構成されたNOR回路である。一方 の入力端子であるトランジスタP21、N21のゲートに対応 するロウデコード信号XBkをそれぞれ接続し、他方の入 力端子であるトランジスタP22、N22のゲートに書き込み 制御信号WETをそれぞれ接続する。また、出力端子を読 み出しワード線WRkに接続される。ここで、書き込み制 御信号WETは、図1に示したアレイ制御バスABSの中の一 つである。書き込みドライバWWDは、PMOSトランジスタP 31とNMOSトランジスタN31で構成される。互いに直列接 続して、トランジスタP31のソースに電源電圧VDDを入力 し、トランジスタN31のソースを書き込みワード線WWkに 接続する。また、トランジスタP31のゲートに対応する ロウデコード信号XBk、トランジスタN31のゲートに書き 込み制御信号WETをそれぞれ接続する。このワードドラ イバの動作について、以下で説明する。

【0041】まず、読み出し動作の場合、書き込み制御信号WETが接地電位VSSに保持されるので、トランジスタN22はオフ状態を保持し、トランジスタP22が導通してトランジスタP21に電源電圧VDDが供給されることにより読み出しドライバWRDが活性化される。したがって、k番目のワード線が選択されて電源電圧VDDとなっているロウデコード信号XBkが接地電位VSSに駆動されて、トランジスタP21が導通することにより、接地電位VSSとなっている読み出しワード線WRkを電源電圧VDDに駆動する。この時、書き込みドライバWWDにおいて、トランジスタN31がオフ状態にあるので、書き込みワード線WWkは接地電位VSSに保持される。

【0042】次に、書き込み動作の場合、接地電位VSSとなっている書き込み制御信号WETが電源電圧VDDに駆動されると、書き込みドライバWWDにおけるトランジスタN31が導通する。したがって、k番目のワード線が選択されて電源電圧VDDとなっているロウデュード信号XBkが接地電位VSSに駆動され、トランジスタP31が導通すること50により、書き込みワード線WWkに矢印AWWの向きの電流が

発生する。この時、読み出しドライバWRDは待機状態にあり、トランジスタP22がオフ状態、トランジスタN22が 導通しているので、読み出しワード線WRkが接地電位VSS に保持される。以上から、本実施例によるワードドライバは、動作に応じて読み出しワード線と書き込みワード 線を別個に駆動することができる。

21

【0043】次に、本発明によるメモリブロックの読み出し動作を全体的に説明する。図8は、読み出し動作のタイミング波形を示している。以下では、選択するメモリセルMCnmがn番目のワード線とm番目のデータ線との交点に配置され、一例として記憶情報'1'を保持し、選択するメモリセルMCnmにおけるMTJ素子MTJが低抵抗状態にあるものとする。また、図1では省略されているが、読み出しデータ線ROT、ROB、書き込みデータ線WIT、WIBはプリチャージ回路にそれぞれ接続されており、待機時にVDD/2に駆動されているものとする。こられの仮定に基づき、図1、図2、図5、図6、図7を用いながら説明を行う。

【0044】まず、読み出し動作の場合、カラム選択信 号WYS、書き込み制御信号WETを接地電位VSSにそれぞれ 保持して、書き込み回路WCU1、WCL1を非活性状態に保 つ。はじめに、メモリセルMCnmの選択動作を行う。図8 では省略されている読み出し起動信号が入力されると、 電源電圧VDDとなっているプリチャージイネーブル信号E Qを接地電位VSSに駆動して、図6に示した書き込み回路 WCU1とダミー書き込み回路DWU1をそれぞれオフ状態と し、共通データ線DS、RSと接地電位VSSとを遮断する。 また、図5に示したプリチャージ回路PCEQもオフ状態と なるので、センスデータ線DT、DBはプリチャージ電位で ある接地電位VSSに保持される。次に、カラムアドレス 信号YMWm、YMDWを接地電位VSSに保持し、接地電位VSSと なっているカラムアドレス信号YMTm、YMDTを電源電圧VD D、電源電圧VDDとなっているカラムアドレス信号YMBm、 YMDBを接地電位VSSに駆動して、図6に示した、データ 線Dmおよびダミーデータ線DDO、DD1を接地電位VSSから 遮断し、共通データ線DSとデータ線Dn、共通データ線RS とダミーデータ線DDO、DD1とをそれぞれ接続する。さら に、電源電圧VDDとなっているロウデコード信号XBnを接 地電位VSSに駆動することにより、図7に示したワード ドライバにおける読み出しワード線WRnを電源電圧VDDに 駆動し、書き込みワード線WWnを接地電位VSSに保持す る。したがって、図1に示したメモリブロックにおける メモリセルMCnmとダミーセルDCnが選択され、図2に示 したメモリセルにおけるトランジスタN1が導通する。続 いて、電源電圧VDDとなっている読み出し制御信号RDBを 接地電位VSSに駆動し、図5に示した読み出し回路RDC1 におけるカレントミラー回路CM、CMD1をそれぞれ活性化 することにより、電源電圧VDDと接地電位VSSとの間に、 カレントミラー回路CMおよびCMD1からバイアス回路BC 1、マルチプレクサMUXU1、MUXUD、メモリセルMCnmおよ

びダミーセルDCnを介した二つの電流経路を形成する。 【0045】次に、記憶情報の検出と増幅を行う。読み 出し回路RDC1の説明で述べたように、メモリセルMCnmが 記憶情報'1'を保持していることに応じて、一方の共通 データ線DSに実線で示す電流IDS(1)が流れ、これをミラ 一比1:1のカレントミラー回路CMで受けることによ り、センスデータ線DTは電流IDS(1)で充電される。同図 では、センスデータ線DTに流れる電流をIDTと表し、実 線で示している。これに対して、ダミーセルDCnが相補 10 の記憶情報を保持していることに応じて、他方の共通デ ータ線RSに一点鎖線で示す電流IRS=IDS(0) + IDS(1)が流 れ、これをミラー比2対1のカレントミラー回路CMD1で 受けることにより、センスデータ線DBは電流IRS/2で充 電される。同図では、センスデータ線DBに流れる電流を IDBと表し、一点鎖線で示している。図8では、比較の ために、記憶情報'0'に応じて共通データ線DSおよびセ ンスデータ線DTに電流IDS(0)が流れる場合の波形を点線 で示している。以上から、センスデータ線DTとDBとの間 に微小電位差が発生され、(式4)に示した正の読み出 し信号ΔV1が十分大きくなるタイミングで、電源電圧VD Dとなっているセンスアンプ起動信号SDPを接地電位VSS に駆動することにより、図5に示したセンスアンプSAを 活性化して、センスデータ線DTとDBを電源電圧VDDと接 地電位VSSにそれぞれ増幅する。さらに、接地電位VSSと なっているカラム選択信号RYSを昇圧電位VDHに駆動し て、図5に示したカラム選択回路YSW1を活性化すること により、VDD/2にプリチャージされた読み出しデータ線R OT、ROBを電源電圧VDD、接地電位VSSにそれぞれ駆動 し、記憶情報を出力する。

【0046】さらに、待機状態に戻る動作を行う。はじ めに、昇圧電位VDHとなっているカラム選択信号RYSを接 地電位VSSに駆動してカラム選択回路をオフ状態とす る。次に、接地電位VSSとなっているロウデコード信号X Bkを電源電圧VDDに駆動して、電源電圧VDDとなっている 読み出しワード線WRkを接地電位VSSに駆動し、メモリセ ルにおけるトランジスタNIをオフ状態として、メモリセ ルMCnmとダミーセルDCnに形成されている電流経路を遮 断する。また、接地電位VSSとなっている読み出し制御 信号REBを電源電圧VDDに駆動してカレントミラー回路C M、CMD1を待機状態とする。さらに、電源電圧VDDとなっ ているカラムアドレス信号YMTm、YMDTを接地電位VSS、 接地電位VSSとなっているカラムアドレス信号YMBm、YMD Bを電源電圧VDDに駆動して、データ線Dmおよびダミーデ ータ線DDO、DD1を接地する。続いて、接地電位VSSとな っているセンスアンプ起動信号SDPを電源電圧VDDに駆動 してセンスアンプSAを待機状態とし、最後に接地電位VS Sとなっているプリチャージイネーブル信号EQを電源電 圧VDDに駆動することにより、センスデータ線DT、DB、 共通データ線DS、RSを接地電位VSSにプリチャージす 50 る。最後に、電源電圧VDDと接地電位VSSとなっている読 み出しデータ線ROTとROBをVDD/2に駆動して、待機状態に戻る。

【0047】次に、本発明によるメモリブロックの書き込み動作を全体的に説明する。図9は、書き込み動作のタイミング波形を示している。以下では、選択するメモリセルMCnmがn番目のワード線とm番目のデータ線との交点に配置され、一例として記憶情報'1'を書き込むものとする。また、図1では省略されているが、読み出しデータ線ROT、ROB、書き込みデータ線WIT、WOBはプリチャージ回路に接続されており、待機時にVDD/2に駆動されているものとする。以上の仮定に基づき、図1、図2、図5、図6、図7を用いながら説明を行う。

【0048】まず、書き込み動作の場合、カラム選択信号RYSを接地電位VSS、センスアンプ起動信号SDPと読み出し制御信号RDBを電源電圧VDDにそれぞれ保持して、読み出し回路RDC1を待機状態とする。はじめに、書き込みデータの入力動作を行う。図9では省略されている書き込み起動信号および記憶情報'1'が入力されると、VDD/2にプリチャージされている書き込みデータ線WIBとWITが接地電位VSSと電源電圧VDDにそれぞれ駆動される。次に、接地電位VSSとなっているカラム選択信号WYSを昇圧電位VDHに駆動し、図6に示した書き込み回路WCU1、WCL1におけるトランジスタN164をオン状態とすることにより、一方の内部書き込みノードWDBを接地電位VSS、他方の内部書き込みノードWDTを電源電圧VDDにそれぞれ駆動する。

【0049】次に、メモリセルMCnmの選択と書き込みを 行う。まず、電源電圧VDDとなっているプリチャージイ ネーブル信号EQを接地電位VSSに駆動し、図6に示した 書き込み回路WCU1におけるトランジスタN163をオフ状態 とすることにより、共通データ線DSと接地電位VSSを遮 断する。また、接地電位VSSとなっているカラムアドレ ス信号YMTm、YMWmを電源電圧VDD、電源電圧VDDとなって いるカラムアドレス信号YMBmを接地電位VSSにそれぞれ 駆動して、図6に示したデータ線Dmを接地電位VSSから 遮断し、共通データ線DSおよび書き込み共通ノードWCOM に接続する。さらに、接地電位VSSとなっている書き込 み制御信号WETを電源電圧VDD、電源電圧VDDとなってい る書き込み制御信号WEBを接地電位VSSにそれぞれ駆動 し、書き込み回路WCU1、WCL1をそれぞれ活性化すること により、電源電圧VDDと接地電位VSSとの間に、書き込み 回路WCU1から共通データ線DS、データ線Dm、書き込み共 通ノードWCOMおよび書き込み回路WCL1を介した電流経路 を形成して、実線で示した電流IDS(W1)を流す。この電 流は、図6に示した矢印ADLの向きに対応させて正の値 としている。図9では、比較のために、記憶情報'0'に 応じて共通データ線DSに電流IDS(WO)が流れる場合の波 形を点線で示している。この電流は、図6に示した矢印 ADHの向きに対応させて負の値としている。続いて、電 源電圧VDDとなっているロウデコード信号XBnを接地電位 VSSに駆動して、図7に示したワードドライバにおける書き込みドライバ部WWDを活性化することにより、書き、込みワード線WWnに電流IWを流す。したがって、データ線Dmと書き込みワード線WWnとの交点に合成磁界が発生されて、メモリセルMCnmに記憶情報'1'が書き込まれる。

24

【0050】さらに、待機状態に戻る動作を行う。はじ めに、接地電位VSSとなっているロウデコード信号XBkを 電源電圧VDDに駆動して、書き込みワード線WWkにおける 10 電流経路を遮断する。また、電源電圧VDDとなっている 書き込み制御信号WETを接地電位VSS、接地電位VSSとな っている書き込み制御信号WEBを電源電圧VDDにそれぞれ 駆動して、書き込み回路WCU1、WCL1をそれぞれ非活性状 態とすることにより、電源電圧VDDと接地電位VSSとの間 における電流経路を遮断する。さらに、電源電圧VDDと なっているカラムアドレス信号YMTm、YMVmを接地電位VS S、接地電位VSSとなっているカラムアドレス信号YMBmを 電源電圧VDDにそれぞれ駆動することにより、データ線D mを接地する。続いて、接地電位VSSとなっているプリチ ャージイネーブル信号EQを電源電圧VDDに駆動して共通 データ線DSを接地電位VSSにプリチャージする。さら に、昇圧電位VDHとなっているY選択信号WYSを接地電位V SSに駆動して、図6に示した書き込み回路WCU1、WCL1に おけるトランジスタP163をオン状態とすることにより、 内部書き込みノードWDB、WDTを電源電圧VDDにそれぞれ プリチャージする。最後に、書き込みデータ線WIT、WIB をVDD/2に駆動して、待機状態に戻る。

【0051】以上で述べたメモリブロックの構成と動作 による効果を、以下にまとめる。第一に、本実施例によ るダミーセルは、図1に示したようにメモリセルMCと同 じ構造の二つのメモリセルMCL、MCHをワード線対と二つ のダミーデータ線との交点に並列配置した構成であり、 相補の記憶情報を保持する。また、読み出し動作におい て、これらのメモリセルMCL、MCHを同時に活性化するこ とにより、共通データ線RSで短絡された二本のダミーデ ータ線に記憶情報'1'の時の電流と記憶情報'0'の時の電 流を出力する。ここで、図5に示したように、メモリセ ルMCに生じた電流をミラー比1対1のカレントミラー回 路CMで受けてセンスアンプの一方の端子を充電するのに 対して、ダミーセルDCに生じた電流をミラー比2対1の カレントミラー回路CMD1で受けることにより、記憶情報 に応じてメモリセルに流れる電流の平均電流でセンスア ンプの他方の端子を充電する。したがって、(式4) (式6) に示したような正負の読み出し信号が得られ て、センスアンプSAにより記憶情報の判別と増幅を行う ことができる。本実施例によるダミーセルは、メモリセ ルと同じ構造のセルで構成されているために、加工ばら つきによる特性の変化が生じた場合にも、メモリセルの 平均電流を精度良く発生することができるので、読み出 し信号のマージンを確保できて、正確に記憶情報を読み 出すことが出来る。

【0052】第二に、MTJ素子に書き込まれた磁界の向きは、印加電圧をOVとしても一般に変わらないので、チップの電源が切れた場合でも保持される。したがって、製造業者が、チップ出荷前にダミーセルの書き込み動作を行うことにより、本発明によるMRAMの起動時間を短縮できる。

25

【0053】第三に、ダミーセルの初期化動作に必要なカラムアドレス信号YMDT、YMDB、YMDWは、後述する外部アドレスを入力することにより発生されるので、チップ 10のテスト時に初期化動作を行えば、安いコストで簡単に行うことができる。

【0054】これまでは、8×8ビット構成のメモリセルアレイMCAと8×1ビット構成のダミーセルアレイDCA 1を例に説明してきた。しかし、アレイ構成は、これに限定されない。例えば、一組のワード線対および一本のデータ線毎に数百ビットのメモリセルをそれぞれ配置したメモリセルアレイ構成とすることも可能である。そのようにメモリセルアレイのサイズを大きくすることにより、読み出し回路RDC1と書き込み回路WCU1、WCL1を多数 20のメモリセルMCで共有して、チップ全体に対するメモリセルアレイの占有率を高めることができる。

【0055】以上に説明した効果は、図1に示したメモ リブロックにおける各回路ブロックの構成を変形しても 実現できる。その一例として、ここでは図5に示したカ レントミラー回路CMD1の変形例を説明する。図10は、 ミラー比2対1のカレントミラー回路の別の構成例を示 している。カレントミラー回路CMD1は、6つのトランジ スタで構成されていたが、図10の例は4つのPMOSトラ ンジスタP231、P232、P233、P234で構成される。トラン ジスタP231およびP232のゲートと、P231のドレインを内 部共通データ線NRSにそれぞれ接続する。また、トラン ジスタP232のドレインをセンスデータ線DBに接続する。 さらに、トランジスタP233、P234は、ソースに電源電圧 VDD、ゲートに読み出し制御信号REBをそれぞれ入力した 電源制御用スイッチであり、トランジスタP231、P232に それぞれ直列接続する。ここで、トランジスタP232、P2 34を、図5のカレントミラー回路CMにおけるトランジス タP42、P44とそれぞれ同じゲート寸法に形成する。ま た、トランジスタP231、P233のゲート長を、トランジス タP41、P43と同じ長さとし、ゲート幅をトランジスタP4 1、P43の二倍にそれぞれ形成することにより、ミラー比 2対1のカレントミラー回路を形成している。このよう に、図5中のカレントミラー回路CMD1で並列接続してい る同寸法の2個のトランジスタP51とP52あるいはP53とP5 4を、それぞれ1個のトランジスタP231あるいはP233で置 き換えることも可能である。それにより、トランジスタ の分離領域が不要になり、レイアウト面積を縮小でき

【0056】さらに、図1に示した回路ブロックにおけ *50* るデータ線およびダミーデータ線が活性化されるように

る回路構成の別の例として、ダミー書き込み回路につい て説明する。図11は、ダミー書き込み回路の別の構成 例を示している。図6に示したダミー書き込み回路DWU1 は、4つのトランジスタで構成されていたが、図11の 例は1個のPNOSトランジスタP241と1個のNMOSトランジ スタN241で構成される。ここで、トランジスタP241のゲ ート長を、トランジスタP181、P182と同じ長さとし、ゲ ート幅をトランジスタP181、P182のゲート幅の合計とな るように形成する。また、トランジスタN241のゲート長 を、トランジスタN181、N182と同じ長さにし、ゲート幅 をトランジスタN181、N182のゲート幅の合計になるよう に形成する。このように、図6中のダミー書き込み回路 DWU1で並列接続している同寸法の2個のトランジスタ を、それぞれ1個のトランジスタで置き換えることも可 能である。それにより、トランジスタの分離領域が不要 になり、レイアウト面積を縮小できる。

【0057】以下では、本実施例によるメモリブロック を適用した半導体装置の全体構成例を説明する。図12 は、図1に示した本実施例によるメモリブロックBLKが、 マトリクス状に配置されたメモリアレイMARの構成例 (ここではt×s構成)を示している。メモリアレイMAR の周辺には、上辺にカラムデコーダYSDECが配置され る。また左辺には、マトリクスの行毎に、複数個(ここ ではt個) のカラムデコーダYMD、ロウデコーダXDEC、ア レイ制御回路ACTLがそれぞれ配置される。さらに、各メ モリブロックBLKにはメインデータ入力線MIおよびメイ ンデータ出力線MOがそれぞれ接続されている。同図では 省略されているが、メインデータ入力線MIは図1に示し た複数個の書き込みデータ線WIT、WIBで構成され、メイ ンデータ出力線MOは複数個の読み出しデータ線ROT、ROB で構成されている。各回路ブロックは、以下のような役 割を果たす。

【0058】カラムデコーダYSDECは、入力されたカラ ムプリデコードアドレスCYSに応じて図1に示した複数 のカラム選択信号RYS、WYSをそれぞれ発生し、対応する 列に配置されたメモリブロックBLKにぞれぞれ入力す る。カラム選択信号RYSによって、選択するメモリセル が配置されたメモリブロックBLKからメインデータ出力 線MOに、読み出しデータが出力される。また、カラム選 択信号WYSによって、メインデータ入力線MIから選択す るメモリセルが配置されたメモリブロックBLKへ、書き 込みデータが入力される。カラムデコーダYMDは、入力 されたカラムプリデコードアドレスCYMおよびマット選 択信号MSに応じて、カラムデコードアドレスDYMをそれ ぞれ発生し、対応する行に配置されたメモリブロックBL Kにそれぞれ入力する。カラムデコードアドレスDYMは、 図1に示した複数のカラムアドレス信号YMTj、YMBj、YM Wj、YMDT、YMDB、YMDWで構成され、前述したように選択 するメモリセルが配置されたメモリブロックBLKにおけ

制御する。ロウデコーダXDECは、入力されたロウプリデ コードアドレスCXおよびマット選択信号MSに応じてロウ デコードアドレスDXBをそれぞれ発生し、対応する行に 配置されたメモリブロックBLKにおけるワードドライバ アレイWDAにそれぞれ入力する。アレイ制御回路ACTL は、入力されたマット選択信号MSに応じてアレイ制御バ スABSに複数の制御信号をそれぞれ発生し、対応する行 に配置されたメモリブロックBLKにそれぞれ入力する。 複数の制御信号は、図1、図6、図7で示したセンスア ンプ起動信号SDP、プリチャージイネーブル信号EQ、読 み出し制御信号RDB、書き込み制御信号WET、WEBであ り、選択するメモリセルを指定するように、それぞれ活 性化される。

【0059】図13は、同期式メモリの構成例の要部ブ ロック図である。クロックバッファCLKB、コマンドバッ ファCB、コマンドデコーダCD、アドレスバッファAB、入 カバッファDIB、出力バッファDOBを有し、さらにメモリ アレイMARを含んだ複数個のユニットUNT1、UNT2、…が 設けられている。ユニットはバンクに対応しているが、 バンクあたり複数個のユニットとしてもよい。ユニット は、さらにロウプリデコーダXPD、カラムプリデコーダY PD、ライトバッファWB、リードバッファRBを有する。各 回路ブロックは、以下のような役割を果たす。

【OO60】クロックバッファCLKBは、外部クロックCL Kを内部クロックCLKIとしてコマンドデコーダCD、アド レスバッファAB、入力バッファDIB、出力バッファDOBな どにそれぞれ分配する。コマンドデコーダCDは、外部制 御信号CMDからコマンドバッファCBを介して発生された 内部制御信号CMDIに応じて、アドレスバッファAB、入力 バッファDIB、出力バッファDOBなどをそれぞれ制御する 制御信号CMを所望のタイミングで発生する。

【0061】アドレスバッファABは、外部クロックCLK に応じた所望のタイミングで外部からのアドレスADRを 取り込み、ロウアドレスBXをロウアドレスプリデコーダ XPDに出力する。ロウアドレスプリデコーダXPDは、ロウ アドレスBXをプリデコードし、ロウプリデコードアドレ スCXとマット選択信号MSをメモリアレイMARに出力す る。アドレスバッファABは、さらにカラムアドレスBYを カラムアドレスプリデコーダYPDに出力する。カラムア ドレスプリデコーダYPDは、カラムアドレスBYをプリデ コードしてカラムプリデコードアドレスCYMとYプリデコ ードアドレスCYSをメモリアレイMARに出力する。ここで 外部からのアドレスは、一例として、ロウ系アドレスと カラム系アドレスを同時に取り込まれるものとする。こ の場合、ロウ系動作とカラム系動作が同時に行われるこ とにより、読み書き動作を高速化することができる。ま た、別の例として、ロウ系アドレスとカラム系アドレス を時分割的に取り込まれるものとしてもよい。この場 合、アドレス入力に必要なピン数を低減することができ て、パッケージ実装コストやボードコストを低減するこ 50 ルアレイMCA10の両端にそれぞれ配置され、互いに対を

とができる。

【0062】入力バッファDIBは、外部入力データDQを 所望のタイミングで取り込んで、ライトデータGIをライ トバッファWBに入力する。ライトバッファWBは、ライト データGIをメイン入力線MIに出力する。一方、リードバ ッファRBは、メイン出力線MOの信号を受けて、リードデ ータGOを出力バッファDOBに入力する。出力バッファDOB は、入出力データDQに所望のタイミングでリードデータ GOを出力する。

28

【0063】このように、本実施例によるメモリブロッ クBLKを用いて同期式メモリを実現することができる。 この場合、外部クロックCLKと同期してコマンドやアド レスを取り込み、さらにデータを入出力することにより 高い周波数での動作が可能であり、高データレートを実 現することができる。また、同図では省略されている が、アドレスバッファABとカラムアドレスプリデコーダ YPDとの間にカラムアドレスカウンタを設け、カラムア ドレスを初期値としてバースト動作を行うカラムアドレ スBYを発生することによって、データを連続して入出力 する動作も可能である。

<実施例2>本実施例では、メモリブロックの別の構成 例と動作を説明する。図14は、メモリブロックの要部 ブロック図を示しており、読み出し回路RDC2、書き込み 回路WCU10、WCU11、WCL10、WCL11、ダミー書き込み回路 DWU1、マルチプレクサMUXU20、MUXL20、MUXU21、MUXL2 1、MUXUD、MUXLD、メモリセルアレイMCA10、MCA11、ダ ミーセルアレイDCA1で構成されている。同図では、図1 に示したようなワードドライバアレイWDA、カラムデコ ードアドレスDYM、ロウデコードアドレスDXB、アレイ制 御バスABSが簡単のために省略されている。本実施例の 特徴は、二つのメモリセルアレイMCA10、MCA11の間にダ ミーセルアレイDCA1を配置し、読み出し回路RDC2とデー タ線Djとの間の遠近端差を低減することにある。以下で は、図1と異なる点に注目しながら図14に示した回路 ブロックとその回路構成について述べ、本実施例による 参照信号の発生方法と読み書き動作について説明する。

【0064】本実施例によるメモリセルアレイMCA10、M CA11は、図14に示すように、図1に示したメモリセル アレイMCAの半分の規模であり、8×4ビットのメモリセ 40 ルMCをそれぞれ有する構成例である。一方のメモリセル アレイMCA10において、ワード線対WRk、WWk (k=0、…、 7) とデータ線Dj (j=0、…、3) との交点にそれぞれメ モリセルMCが配置される。他方のメモリセルアレイMCA1 1において、ワード線対WRk、WWk (k=0、…、7) とデー タ線Dj (i=4、…、7) との交点にそれぞれメモリセルMC が配置される。また、ダミーセルアレイDCA1は、メモリ セルアレイMCAの構成に応じて8×1ビットのダミーセルD Cを有する。

【0065】マルチプレクサMUXU20、MUXL20はメモリセ

なして動作する。一方のマルチプレクサMUXU20は、共通データ線DSOと複数のデータ線Dj (j=0、…、3)との間に配置された複数個 (ここでは4個)のスイッチSRWで構成され、同図では省略されているカラムデコードアドレスDYMに応じて、選択するデータ線Dと共通データ線DS 0とを接続する。他方のマルチプレクサMUXL20は、接地電位VSSと複数のデータ線Djとの間に配置された複数個 (ここでは4個)のスイッチSRBと、書き込み共通ノードWCOMOと複数のデータ線Djとの間に配置された複数個 (ここでは4個)のスイッチSWとで構成される。前者のスイッチSRBは、同図では省略されているカラムデコードアドレスDYMに応じて、選択するデータ線Dと接地電位 VSSとの接続を遮断し、後者のスイッチSWは、選択するデータ線Dと書き込み共通ノードWCOMOとを接続する。

【0066】マルチプレクサMUXU21、MUXL21はメモリセ ルアレイMCA11の両端にそれぞれ配置され、互いに対を なして動作する。一方のマルチプレクサMUXU21は、共通 データ線DS1と複数のデータ線Dj (j=4、…、7) との間 に配置された複数個 (ここでは4個) のスイッチSRWで 構成され、同図では省略されているカラムデコードアド レスDYMに応じて、選択するデータ線Dと共通データ線DS 1とを接続する。他方のマルチプレクサMUXL21は、接地 電位VSSと複数のデータ線Djとの間に配置された複数個 (ここでは4個) のスイッチSRBと、書き込み共通ノー ドWCOM1と複数のデータ線Djとの間に配置された複数個 (ここでは4個) のスイッチSWとで構成される。前者の スイッチSRBは、同図では省略されているカラムデコー ドアドレスDYMに応じて、選択するデータ線Dと接地電位 VSSとの接続を遮断し、後者のスイッチSWは、選択する データ線Dと書き込み共通ノードWCOM1とを接続する。ス イッチSRW、SRB、SWは、同図では模式的に記号で示され ているが、実際には例えばNMOSトランジスタで構成さ れ、ソース-ドレイン間の電流経路の有無によって結線 状態が制御される。

【0067】書き込み回路WCU10、WCL10は、図6に示した書き込み回路WCU1、WCL1と同じ回路構成であり、マルチプレクサMUXU20、MUXL20のさらに外側にそれぞれ配置され、これらは互いに対をなして動作する。書き込み回路WCU10は、入力されたカラム選択信号WYS、書き込みデータ線WIB0に応じて共通データ線DS0を駆動し、書き込み回路WCL10は、入力されたカラム選択信号WYS、書き込みデータ線WIT0に応じて書き込み共通ノードWCOM0を駆動する。

【0068】同様に書き込み回路WCU11、WCL11は、図6に示した書き込み回路WCU1、WCL1と同じ回路構成であり、マルチプレクサMUXU21、MUXL21のさらに外側にそれぞれ配置され、これらは互いに対をなして動作する。書き込み回路WCU11は、入力されたカラム選択信号WYS、書き込みデータ線WIB1に応じて共通データ線DS1を駆動し、書き込み回路WCL11は、入力されたカラム選択信号W

YS、書き込みデータ線WIT1に応じて書き込み共通ノード WCOM1を駆動する。

【0069】読み出し回路RDC2は、共通データ線DS0、DS1、RSに出力された読み出し信号を判別および増幅して、読み出したデータに応じた電位に読み出しデータ線ROTO、ROBO、ROT1、ROB1のそれぞれを駆動する。

【0070】以上のような回路ブロック構成により、メモリセルアレイMCA10とMCA11におけるデータ線Dを同時に一本ずつ選択することにより、2ビットの記憶情報を読み出したり、書き込んだりする。以下では、読み出し回路の回路構成について述べ、本実施例による参照信号の発生方法と読み出し動作について説明する。

【0071】図15は、読み出し回路RDC2の回路構成を示しており、二組のカラム選択回路YSW10、YSW11、プリチャージ回路PCEQ0、PCEQ1、センスアンプSAO、SA1、カレントミラー回路CM10、CM11と、カレントミラー回路CM D2、バイアス回路BC2で構成される。また、図1に示したアレイ制御バスABSの要素成分の中で、プリチャージイネーブル信号EQ、センスアンプ起動信号SDP、読み出し制御信号REBがそれぞれ入力され、さらにカラム選択信号RYSが入力される。カラム選択回路YSW10、YSW11、プリチャージ回路PCEQ0、PCEQ1、センスアンプSAO、SA1、カレントミラー回路CM10、CM11は、図5に示したカラム選択回路YSW1、プリチャージ回路PCEQ、センスアンプSA、カレントミラー回路CM2とバイアス回路BC2の回路構成について以下に説明する。

【0072】カレントミラー回路CMD2は、図5に示した カレントミラー回路CMD1の回路構成にPMOSトランジスタ P57、P58を追加したものである。トランジスタP53のド レインをセンスデータ線DBO、トランジスタP57のドレイ ンをセンスデータ線DB1にそれぞれ接続する。また、ト ランジスタP51、P52、P53およびP57のゲートと、トラン ジスタP51およびP52のドレインを、内部共通データ線NR Sに接続する。トランジスタP58は、ソースに電源電圧VD D、ゲートに読み出し制御信号REBがそれぞれ入力された 電源制御用スイッチであり、トランジスタP57と直列接 続する。ここで、トランジスタP57のゲートをトランジ スタP51、P52、P53と同じ寸法に形成し、さらにトラン 40 ジスタP58のゲートをトランジスタP54、P55、P56と同じ 寸法に形成して、トランジスタP51、P52、P53、P57のソ ース-ドレイン間に流れる電流値を等しくする。したが って、トランジスタP51およびP52に流れる合計電流の半 分の値の電流をP53とP57のソース-ドレイン間に流すこ とにより、ミラー比2対1の2出力カレントミラー回路 を形成している。

【 O O 7 3】バイアス回路BC2は、図 5 に示したバイア ス回路BC1にNMOSトランジスタN611を追加した構成であ り、トランジスタN610は、図 5 におけるトランジスタN6 50 1に対応している。トランジスタN610のソースとドレイ ンに共通データ線DSOと内部共通データ線NDSOをそれぞ れ接続し、トランジスタN611のソースとドレインに共通 データ線DS1と内部共通データ線NDS1をそれぞれ接続す る。また、トランジスタN610、N611のゲートにバイアス 電圧VB1をそれぞれ印加する。ここで、トランジスタN62 のゲート長をトランジスタN610およびN611と同じ長さと し、データ幅をトランジスタN610およびN611の二倍に形 成することにより、トランジスタN62のオン抵抗をトラ ンジスタN610およびN611の1/2とする。

により、メモリセルアレイMCA10、MCA11から共通データ 線DSO、DS1に出力された電流を、ミラー比1対1のカレ ントミラー回路CM10、CM11でそれぞれ受けて、選択した 二つのメモリセルMCに流れる電流と同じ値の電流でセン スデータ線DTO、DT1をそれぞれ充電する。これに対し て、ダミーセルDCから共通データ線RSに出力された電流 を、ミラー比2対1の2出力カレントミラー回路CMD2で 受けることにより、記憶情報に応じてメモリセルMCに流 れる電流の平均値でセンスデータ線DBO、DB1を充電す る。したがって、センスデータ線DTO、DBOおよびDT1、D 20 B1に実施例1の(式4)(式6)に示したような正負の 読み出し信号が発生されて、センスアンプSAO、SA1を用 いることにより、選択された2ビットの記憶情報を判別 および増幅する。さらに、カラム選択回路YSW10、YSW11 により、読み出された2ビットの読み出しデータを、読 み出しデータ線ROTO、ROBO、ROT1、ROB1に出力する。

【0075】以上で述べたメモリブロックの構成と動作 による効果を、以下にまとめる。第一に、二つのメモリ セルアレイMCA10、MCA11の間にダミーセルアレイDCA1を 配置して、実施例1と比べて読み出し回路RDC2とデータ 線Djとの間の遠近端差を低減することにより、読み出し 信号量の選択するデータ線の位置依存性を低減すること ができる。第二に、実施例1と同様に、メモリセルMCと 同じ構造で、相補の記憶情報を保持するダミーセルを用 いることにより、加工ばらつきによる特性の変化が生じ た場合にも、メモリセルの平均電流を精度良く発生する ことができるので、正確に記憶情報を読み出すことが出 来る。

【0076】これまでは、8×4ビット構成のメモリセ ルアレイMCA10、MCA11と8×1ビット構成のダミーセル アレイDCA1を例に説明してきた。しかし、アレイ構成 は、これに限定されない。例えば、実施例1で述べた例 と同様に、一組のワード線対および一本のデータ線毎に 数百ビットのメモリセルをそれぞれ配置したメモリセル アレイ構成とすることにより、チップ全体に対するメモ リセルアレイの占有率を高めることができる。その際、 本実施例の構成を用いることにより、読み出し信号量の データ線位置依存性を低減することができるため、好適 である。

【0077】以上に説明した効果は、図14に示したメ

モリブロックにおける各回路ブロックの構成を変形して も実現できる。その一例として、ここでは図15に示し たカレントミラー回路CMD2の変形例を説明する。図16 は、ミラー比2対1の2出力カレントミラー回路の別の 構成例を示している。図15に示したカレントミラー回 路CMD2は、8つのトランジスタで構成されていたが、図 16の例は、図10に示したカレントミラー回路に、PM OSトランジスタP235、P236を追加した6つのトランジス タで構成される。トランジスタP232のドレインをセンス 【0074】以上のような読み出し回路RDC2の回路構成 10 データ線DBO、トランジスタP235のドレインをセンスデ ータ線DB1にそれぞれ接続する。また、トランジスタP23 1、P232およびP235のゲートと、トランジスタP232のド レインを内部共通データ線NRSにそれぞれ接続する。ト ランジスタP236は、ソースに電源電圧VDD、ゲートに読 み出し制御信号REBがそれぞれ入力された電源制御用ス イッチであり、トランジスタP235に直列接続する。ここ で、トランジスタP231のゲート長をトランジスタP232お よびP235と同じ長さとし、トランジスタP231のゲート幅 をトランジスタP232およびP235の二倍に形成する。ま た、トランジスタP233のゲート長をトランジスタP234お よびP236と同じ長さとし、トランジスタP233のゲート幅 をトランジスタP234およびP236の二倍に形成することに より、トランジスタP231に流れる電流の半分の値の電流 をトランジスタP232およびP235のソース-ドレイン間に 流すような、ミラー比2対1の2出力カレントミラー回 路を形成することができる。このように、図15中のカ レントミラー回路CMD2で並列接続している同寸法の2個 のトランジスタP51とP52あるいはP53とP54を、それぞれ 1個のトランジスタP231あるいはP233で置き換えること も可能である。それにより、トランジスタの分離領域が 不要になり、レイアウト面積を縮小できる。

32

<実施例3>本実施例では、メモリブロックのさらに別 の構成例と動作を説明する。図17は、メモリブロック の要部ブロック図を示しており、読み出し回路RDC3、書 き込み回路WCU10、WCL10、WCU11、WCL11、マルチプレク サMUXU20、MUXL20、MUXU21、MUXL21、MUXUD0、MUXLD0、 MUXUD1、MUXLD1、メモリセルアレイMCA10、MCA11、ダミ ーセルアレイDCA10、DCA11で構成される。図14と同様 に図17でも、図1に示したようなワードドライバアレ イWDA、カラムデコードアドレスDYM、ロウデコードアド レスDXB、アレイ制御バスABSが簡単のため省略されてい る。本実施例の特徴は、二つのメモリセルアレイMCA1 0、MCA11の間にダミーセルアレイDCA10、DCA11を配置 し、メモリセルアレイMCA10とダミーセルアレイDCA10に 対応するマルチプレクサMUXU20とMUXUD0の片側の端子を 共通データ線DLに接続し、メモリセルアレイMCA11とダ ミーセルアレイDCA11に対応するマルチプレクサMUXU21 とMUXUD1の片側の端子を共通データ線DRに接続すること により、共通データ線DLおよびDRに接続されるスイッチ 50 SRWの数を揃えることにある。以下では、図14と異な

る点に注目しながら図17に示した回路ブロックについ て説明する。

33

【0078】ダミーセルアレイDCA10、DCA11は、図14に示したDCA1と同様にメモリセルアレイMCA10、MCA11の構成に応じて8×1ビットのダミーセルDCを有する。一方のダミーセルアレイDCA10において、ワード線対WRk、WWk(k=0、…、7)とダミーデータ線D100、D101との交点にそれぞれダミーセルDCを配置する。他方のダミーセルアレイDCA11において、ワード線対WRk、WWk(k=0、…、7)とダミーデータ線D110、D111との交点にそれぞれダミーセルDCを配置する。

【OO79】マルチプレクサMUXUDO、MUXLDOは、ダミー セルアレイDCA10の両端にそれぞれ配置され、互いに対 をなして動作する。一方のマルチプレクサMUXUDOは、共 通データ線DLとダミーデータ線D100、D101との間に配置 された2個のスイッチSRWで構成し、同図では省略され ているカラムデコードアドレスDYMに応じて、ダミーデ ータ線D100、D101と共通データ線DLを接続する。したが って、共通データ線DLに接続されるスイッチSRWの数 は、マルチプレクサMUXU20の4個と合わせて6個とな る。他方のマルチプレクサMUXLDOは、接地電位VSSとダ ミーデータ線D100、D101との間に配置された2個のスイ ッチSRBと、接地電位VSSとダミーデータ線D100および電 源電圧VDDとダミーデータ線D101との間に配置された2 個のスイッチSWとで構成する。前者のスイッチSRBは、 同図では省略されているカラムデコードアドレスDYMに 応じて、ダミーデータ線D100、D101と接地電位VSSとの 接続を遮断する。後者のスイッチSWは、同図では省略さ れているカラムデコードアドレスDYMに応じて、ダミー データ線D100と接地電位VSS、ダミーデータ線D101と電 源電圧VDDをそれぞれ接続する。このような構成のマル チプレクサMUXUDO、MUXLDOにより、図1に示したマルチ プレクサMUXUD、MUXLDと同様にダミーデータ線D100とD1 01に互いに反対向きの電流を発生することができて、ダ ミーセルアレイDCA10を初期化することができる。

【0080】マルチプレクサMUXUD1、MUXLD1は、ダミーセルアレイDCA11の両端にそれぞれ配置され、互いに対をなして動作する。一方のマルチプレクサMUXUD1は、共通データ線DRとダミーデータ線D110、D111との間に配置された2個のスイッチSRWで構成し、同図では省略されているカラムデコードアドレスDYMに応じて、ダミーデータ線D110、D111と共通データ線DRを接続する。したがって、共通データ線DRに接続されるスイッチSRWの数は、マルチプレクサMUXU21の4個と合わせて6個となる。他方のマルチプレクサMUXLD1は、接地電位VSSとダミーデータ線D110、D111との間に配置された2個のスイッチSRBと、接地電位VSSとダミーデータ線D110および電源電圧VDDとダミーデータ線D111との間に配置された2個のスイッチSWとで構成する。前者のスイッチSRBは、同図では省略されているカラムデコードアドレスDYMに

応じて、ダミーデータ線D110、D111と接地電位VSSとの接続を遮断する。後者のスイッチSWは、同図では省略されているカラムデコードアドレスDYMに応じて、ダミーデータ線D110と接地電位VSS、ダミーデータ線D111と電源電圧VDDをそれぞれ接続する。このような構成のマルチプレクサMUXUD1、MUXLD1により、図1に示したマルチプレクサMUXUD、MUXLDと同様にダミーデータ線D110とD11に互いに反対向きの電流を発生することができて、ダミーセルアレイDCA11を初期化することができる。スイッチSRW、SRB、SWは、同図では模式的に記号で示されているが、実際には例えばNMOSトランジスタで構成され、ソース-ドレイン間の電流経路の有無によって結線状態が制御される。

【0081】書き込み回路WCU10は、入力されたカラム選択信号WYSL、書き込みデータ線WIBに応じて共通データ線DLを駆動し、書き込み回路WCL10は、入力されたカラム選択信号WYSL、書き込みデータ線WITに応じて書き込み共通ノードWCOMOを駆動する。書き込み回路WCU11は、入力されたカラム選択信号WYSR、書き込みデータ線WIBに応じて共通データ線DRを駆動し、書き込み回路WCL11は、入力されたカラム選択信号WYSR、書き込みデータ線WITに応じて書き込み共通ノードWCOM1を駆動する。ここで、カラム選択信号WYSL、WYSRは、記憶情報を書き込むメモリセルMCの位置に応じて、どちらか一方が活性化される。

【0082】読み出し回路RDC3は、共通データ線DLおよび共通データ線DLに平行に配置された共通データ線DLAと、共通データ線DRおよび共通データ線DRに平行に配置された共通データ線DRAに生じた読み出し信号を判別、30 増幅して、読み出したデータを読み出しデータ線ROT、ROBに出力する。

【0083】次に、本メモリブロックの動作を説明す る。まず、メモリセルアレイMCA10上のメモリセルMCを 読み出す場合、マルチプレクサMUXU20およびMUXL20を活 性化して、選択するデータ線Dと共通データ線DLを接続 することにより、メモリセルMCに流れる電流を共通デー タ線DLに出力する。同時に、マルチプレクサMUXUD1およ びMUXLD1を活性化し、ダミーセルアレイDCA11上のダミ ーセルDCを選択して、ダミーデータ線D110、D111と共通 40 データ線DRを接続することにより、ダミーセルDCに流れ る電流を共通データ線DRに出力する。次に、メモリセル アレイMCA10上のメモリセルMCにデータを書き込む場 合、選択するデータ線Dと共通データ線DLおよび書き込 み共通ノードWCOMOを接続し、書き込み制御信号WYSLを 用いて書き込み回路WCU10、WCL10を活性化することによ り、選択するデータ線Dに記憶情報に応じた向きの電流 を発生する。

【0084】これに対して、メモリセルアレイMCA11上のメモリセルMCを読み出す場合、マルチプレクサMUXU21 50 およびMUXL21を活性化して、選択するデータ線Dと共通

データ線DRを接続することにより、メモリセルMCに流れる電流を共通データ線DRに出力する。同時に、マルチプレクサMUXUDOおよびMUXLDOを活性化し、ダミーセルアレイDCA10上のダミーセルDCを選択して、ダミーデータ線D100、D101と共通データ線DLを接続することにより、ダミーセルDCに流れる電流を共通データ線DLに出力する。また、メモリセルアレイMCA11上のメモリセルMCにデータを書き込む場合、選択するデータ線Dと共通データ線DRおよび書き込み共通ノードWCOM1を接続し、書き込み制御信号WYSRを用いて書き込み回路WCU11、WCL11を活性化することにより、選択するデータ線Dに記憶情報に応じた向きの電流を発生する。

【0085】以上のような回路ブロック構成により、共通データ線DL、DRに接続されるスイッチSRWの数をそれぞれ同数(ここでは6個)にすることができる。また、共通データ線DL、DRの各々は、4本のデータ線と、2本のダミーデータ線に直交するように配線されるので、この部分の配線長を等しくできる。したがって、共通データ線DL、DRの負荷容量および抵抗の平衡化が実現できて、実施例2よりも安定した読み出し動作が可能になる。以下では、読み出し回路の構成と動作、参照信号の発生方法について説明する。

【0086】図18は、読み出し回路RDC3の回路構成を示しており、カラム選択回路YSW2、プリチャージ回路PCEQ、センスアンプSA、カレントミラー回路CM20、CM21、バイアス回路BC3で構成される。図1に示したアレイ制御バスABSの中で、プリチャージイネーブル信号EQ、センスアンプ起動信号SDP、読み出し制御信号REBがそれぞれ入力され、さらにカラム選択信号RYSL、RYSRがそれぞれ入力される。また、ダミーイネーブル信号DEB0、DEB1は、図では省略されている制御回路によって、入力された外部アドレスに応じて発生される信号であり、カレントミラー回路CM20、CM21にそれぞれ入力される。以下では、はじめにカレントミラー回路CM20、CM21、バイアス回路BC3の構成と動作について説明し、次にカラム選択回路YSW2について説明する。

【0087】カレントミラー回路CM20、CM21は共に同じ構成であり、PMOSトランジスタP301、P302、P303、P304、P305、P306で構成する。また、トランジスタP301、P302、P303をそれぞれ同じゲート寸法に形成し、トランジスタP304、P305、P306もそれぞれ同じ寸法に形成する。一方のカレントミラー回路CM20において、トランジスタP301、P302、P303のゲートとトランジスタP301のドレインを内部共通データ線NDLに接続し、トランジスタP302のドレインを内部共通データ線NDLA、トランジスタP303のドレインをセンスデータ線SDLにそれぞれ接続する。トランジスタP304、P305、P306は、ソースに電源電圧VDDが入力された電源制御用トランジスタであり、トランジスタP301、P302、P303にそれぞれ直列接続する。また、トランジスタP304、P306のゲートに読み出し制御

信号REB、トランジスタP305のゲートにダミーイネーブル信号DEB0をそれぞれ入力する。他方のカレントミラー回路CM21において、トランジスタP301、P302、P303のゲートとトランジスタP301のドレインを内部共通データ線NDRに接続し、トランジスタP302のドレインを内部共通データ線NDRA、トランジスタP303のドレインをセンスデータ線SDRにそれぞれ接続する。また、トランジスタP305のゲートにダミーイネーブル信号DEB1を入力する。

36

【0088】バイアス回路BC3は、NMOSトランジスタN32 1、N322、N323、N324で構成される。トランジスタN321 のソース、ドレインを、共通データ線DL、内部共通デー タ線NDLにそれぞれ接続し、トランジスタN322のソー ス、ドレインを、共通データ線DLA、内部共通データ線N DLAにそれぞれ接続する。また、トランジスタN323のソ ース、ドレインを、共通データ線DR、内部共通データ線 NDRにそれぞれ接続し、トランジスタN324のソース、ド レインを、共通データ線DRA、内部共通データ線NDRAに それぞれ接続する。さらに、トランジスタP321、P322、 P323、P324のゲートにバイアス電圧VB1を入力する。こ こで、トランジスタN321、N322、N323、N324をそれぞれ 同じゲート寸法に形成し、共通データ線DL、DLA、DR、D RAと内部共通データ線NDL、NDLA、NDR、NDRAをそれぞれ 同じ配線幅と長さに形成することにより、共通データ線 DLおよびDLAと、共通データ線DRおよびDRAからカレント ミラー回路CM20とCM21を見た時のインピーダンスを等し くしている。

【0089】このような構成のカレントミラー回路CM2 0、CM21の動作について、以下に説明する。一例として カレントミラーCM20において、ダミーイネーブル信号DE BOを電源電圧VDDに保持し、電源電圧VDDとなっている読 み出し制御信号REBを接地電位VSSに駆動して、トランジ スタP301、P303に電源電圧VDDを供給することにより、 ミラー比1対1のカレントミラー回路を形成する。これ に対して、電源電圧VDDとなっているダミーイネーブル 信号DEBOおよび読み出し制御信号REBを接地電位VSSに駆 動して、トランジスタP301、P302、P303に電源電圧VDD を供給することにより、ミラー比2対1のカレントミラ 一回路を形成する。カレントミラー回路CM21において も、ダミーイネーブル信号DEB1を制御することにより同 様な動作が可能である。したがって、以上の構成と動作 により、ダミーイネーブル信号DEBO、DEB1に応じて、カ レントミラー回路CM20、CM21のミラー比を1対1または 2対1に制御することができる。

【0090】次に、カラム選択回路YSW2について説明する。カラム選択回路YSW2は、NMOSトランジスタN331、N332、N333、N334で構成される。トランジスタN331、N332のゲートにカラム選択信号RYSL、トランジスタN333、N334のゲートにカラム選択信号RYSRをそれぞれ入力する。また、トランジスタN331のドレインを読み出しデータ線ROT、ソースをセンスデータ線SDLにそれぞれ接続し、ト

ランジスタN332のドレインを読み出しデータ線ROB、ソ ースをセンスデータ線SDRにそれぞれ接続する。また、 トランジスタN333のドレインを読み出しデータ線ROB、 ソースをセンスデータ線SDLにそれぞれ接続し、トラン ジスタN334のドレインを読み出しデータ線ROT、ソース をセンスデータ線SDRにそれぞれ接続する。したがっ て、カラム選択信号RYSRを接地電位VSSに保持し、接地 電位VSSとなっているカラム選択信号RYSLを昇圧電位VDH に駆動してトランジスタN331、N332を導通させることに より、センスデータ線SDL、SDRを読み出しデータ線RO T、ROBに接続することができる。また、カラム選択信号 RYSLを接地電位VSSに保持し、接地電位VSSとなっている カラム選択信号RYSRを昇圧電位VDHに駆動してトランジ スタN333、N334を導通させることにより、センスデータ 線SDL、SDRを読み出しデータ線ROB、ROTに接続すること ができる。

【0091】ここで、本実施例では、メモリセルアレイ MCA10上のメモリセルMCを読み出す場合、選択したメモ リセルMCに流れる電流と同じ値の電流でセンスデータ線 SDLを充電し、反対にメモリセルアレイMCA10上のメモリ セルMCを読み出す場合、選択したメモリセルMCに流れる 電流と同じ値の電流でセンスデータ線SDRを充電する。 したがって、読み出したメモリセルMCの位置によって、 読み出しデータ線ROT、ROBに対するセンスデータ線SD L、SDRの極性が異なる。しかし、前述したような構成の カラム選択回路YSW2を用いて、センスデータ線SDL、SDR をこれらの極性に応じて読み出しデータ線ROTおよびROB と接続することにより、センスデータ線SDL、SDRと読み 出しデータ線ROT、ROBとの極性を一致することができ て、読み出したデータを正確に出力することができる。 【0092】このような構成の読み出し回路RCD3におけ る全体動作と、参照信号の発生方法について説明する。 ここでは一例として、図17に示したメモリセルアレイ MCA10におけるメモリセルMCを選択する場合について説 明する。まず、選択するメモリセルアレイMCA10に応じ て、ダミーイネーブル信号DEBOを電源電位VDDに保持す ることにより、ミラー比1対1のカレントミラー回路CM 20を形成する。また、電源電圧VDDとなっているダミー イネーブル信号DEB1および読み出し制御信号REBを接地 電位VSSにそれぞれ駆動することにより、ミラー比2対 1のカレントミラー回路CM21を形成する。したがって、 一方のセンスデータ線SDLは、共通データ線DLに出力さ れたメモリセルMCに流れる電流と同じ値の電流で充電さ れる。他方のセンスデータ線SDRは、共通データ線DRお よびDRAに出力されたダミーセルDCに流れる電流の半分 の値の電流で充電される。以上の動作により、実施例1 の(式4)(式6)で示したような正負の読み出し信号 が発生されて、センスアンプSAを用いることにより記憶 情報を判別、増幅することができる。さらに、接地電位 VSSとなっているカラム選択信号RYSLを昇圧電位VDHに駆 動して、トランジスタN331、N332を導通することにより、センスデータ線SDLを読み出しデータ線ROT、センスデータ線SDRを読み出しデータ線ROBにそれぞれ接続して、読み出したデータを出力する。

【0093】以下に、本実施例の効果をまとめる。共通データ線DLおよびDRに接続されるスイッチSRWの数を揃えたことにより、ワード線対に平行に形成された部分の共通データ線DL、DRの負荷容量および抵抗の平衡化が実現できて、実施例2よりも安定した読み出し動作が可能10になる。ここで、図18に示したようなカレントミラー回路CM20、CM21を用いて、選択するメモリセルMCの位置に応じてミラー比を制御することにより、センスデータ線SDL、SDRに所望の読み出し信号と参照信号を発生することができる。また、図18に示したようなカラム選択回路YSW2を用いて、センスデータ線SDL、SDRをこれらの極性に応じて読み出しデータ線ROTおよびROBと接続することにより、センスデータ線SDL、SDRと読み出しデータ線ROT、ROBとの極性を一致することができて、読み出したデータを正確に出力することができる。

20 【0094】これまでは、8×4ビット構成のメモリセルアレイMCA10、MCA11と8×1ビット構成のダミーセルアレイDCA10、DCA11を例に説明してきた。しかし、アレイ構成は、これに限定されない。例えば、実施例1および実施例2で述べた例と同様に実施例3でも、一組のワード線対および一本のデータ線毎に数百ビットのメモリセルをそれぞれ配置したメモリセルアレイ構成とすることにより、チップ全体に対するメモリセルアレイの占有率を高めることができる。

<実施例4>本実施例では、メモリブロックのさらに別 30 の構成例と動作を説明する。図19は、メモリブロック の要部ブロック図を示しており、読み出し回路RDC40、R DC41、書き込み回路WCU20、WCU21、WCL10、WCL11、マル チプレクサMUXU20、MUXL20、MUXU21、MUXL21、MUXUD0、 MUXLDO、MUXUD1、MUXLD1、メモリセルアレイMCA10、MCA 11、ダミーセルアレイDCA10、DCA11、共通データ線制御 回路DSWで構成されている。図14及び図17と同様に 図19でも、図1に示したようなワードドライバアレイ WDA、カラムデコードアドレスDYM、ロウデコードアドレ スDXB、アレイ制御バスABSが簡単のために省略されてい 40 る。本実施例の特徴は、第一に、四本の共通データ線DL E、DLO、DRE、DROを形成し、マルチプレクサMUXU2O、MU XU21、MUXUDO、MUXUD1におけるスイッチSRWを、それぞ れの共通データ線に規則的に接続することにより、それ ぞれの共通データ線に接続されるスイッチSRWの数を揃 えることにある。第二に、読み出し動作において、共通 データ線制御回路DSWを用いて、活性化するダミーセルD Cの位置に応じて共通データ線を接続することにある。 以下では、図17と異なる点について説明する。

【0095】はじめに、共通データ線DLE、DLO、DRE、DROの各々を、ワード線対に平行に、互いに同じ配線長お

よび配線幅になるように形成する。まず、マルチプレク サMUXU20において偶数番目のデータ線D(ここではデー タ線DO、D2) に接続されたスイッチSRWと、マルチプレ クサMUXUDOにおいてダミーデータ線D100に接続されたス イッチSRWを、共通データ線DLEに接続する。次に、マル チプレクサMUXU20において奇数番目のデータ線D(ここ ではデータ線D1、D3) に接続されたスイッチSRWと、マ ルチプレクサMUXUDOにおいてダミーデータ線D101に接続 されたスイッチSRWを、共通データ線DLOに接続する。ま た、マルチプレクサMUXU21において偶数番目のデータ線 D (ここではデータ線D4、D6) に接続されたスイッチSRW と、マルチプレクサMUXUD1においてダミーデータ線D110 に接続されたスイッチSRWを、共通データ線DREに接続す る。さらに、マルチプレクサMUXU21において奇数番目の データ線D (ここではデータ線D5、D7) に接続されたス イッチSRWと、マルチプレクサMUXUD1においてダミーデ ータ線D111に接続されたスイッチSRWを、共通データ線D ROに接続する。以上の構成により、共通データ線一本あ たりのスイッチSRWの数を同じ数(ここでは3個)にし ている。

【0096】共通データ線制御回路DSWは、二つのスイッチSE、SOで構成される。一方のスイッチSEを共通データ線DLEとDREとの間に配置し、他方のスイッチSOを共通データ線DLOとDROとの間に配置する。ダミーセルアレイDCA10を活性化する場合、スイッチSEをオン状態として、共通データ線DLE、DREを接続することにより、ダミーセルDCを構成する二つのメモリセルMCLとMCHを並列接続する。また、ダミーセルアレイDCA11を活性化する場合、スイッチSOをオン状態として、共通データ線DLO、DROを接続することにより、ダミーセルDCを構成する二つのメモリセルMCLとMCHを並列接続する。

【0097】読み出し回路RDC40は、メモリセルアレイMCA10上のメモリセルMCを選択することにより、共通データ線DLEおよびDLOに生じる読み出し信号を検出、増幅する。さらに、読み出したデータをカラム選択信号RYSE、RYSOに応じて読み出しデータ線ROTOおよびROBOに出力する。これに対して、読み出し回路RDC41は、メモリセルアレイMCA11上のメモリセルMCを選択することにより、共通データ線DREおよびDROに生じる読み出し信号を検出、増幅する。さらに、読み出したデータをカラム選択信号RYSE、RYSOに応じて読み出しデータ線ROT1およびROB1に出力する。

【0098】書き込み回路WCU20は、入力された読み出し制御信号REB、カラム選択信号WYS、書き込みデータ線WIB0に応じて共通データ線DLEおよびDLOを駆動し、書き込み回路WCL10は、入力されたカラム選択信号WYS、書き込みデータ線WIT0に応じて書き込み共通ノードWCOMOを駆動する。書き込み回路WCU21は、入力された読み出し制御信号REB、カラム選択信号WYS、書き込みデータ線WIB1に応じて共通データ線DREおよびDROを駆動し、書き込 50

み回路WCL11は、入力されたカラム選択信号WYS、書き込みデータ線WIT1に応じて書き込み共通ノードWCOM1を駆動する。

40

【0099】次に、本メモリブロックの全体動作について説明する。まず、読み出し動作の第一の例として、メモリセルアレイMCA10、MCA11における偶数番目のデータ線上のメモリセルMCを読み出す場合について説明する。はじめに、共通データ線制御回路DSWにおけるスイッチSのをオン状態として、共通データ線DLOとDROを接続する。次に、メモリセルアレイMCA10、MCA11における偶数番目のデータ線上のメモリセルMCをそれぞれ選択し、共通データ線DLE、DREを介して、読み出し回路RDC40、RDC41に記憶情報に応じた電流をそれぞれ出力する。同時に、ダミーセルアレイDCA11におけるダミーセルDCを活性化し、短絡された共通データ線DLO、DROを介して、読み出し回路RDC40、RDC41にダミーセルDCに流れる電流をそれぞれ出力する。

【0100】次に、読み出し動作の第二の例として、メモリセルアレイMCA10、MCA11における奇数番目のデータ 20 線上のメモリセルMCを読み出す場合について述べる。はじめに、共通データ線制御回路DSWにおけるスイッチSEをオン状態として、共通データ線DLEとDREを接続する。次に、メモリセルアレイMCA10、MCA11における奇数番目のデータ線上のメモリセルMCをそれぞれ選択し、共通データ線DLO、DROを介して、読み出し回路RDC40、RDC41に記憶情報に応じた電流をそれぞれ出力する。同時に、ダミーセルアレイDCA10におけるダミーセルDCを活性化し、短絡された共通データ線DLE、DREを介して、読み出し回路RDC40、RDC41にダミーセルDCに流れる電流をそれ 30 ぞれ出力する。

【0101】また、書き込み動作の第一の例として、メモリセルアレイMCA10、MCA11における偶数番目のデータ線上のメモリセルMCへ書き込む場合について説明する。この場合、メモリセルアレイMCA10における偶数番目のデータ線を、共通データ線DLEおよび書き込み共通ノードWCOMOに接続して、書き込み回路WCU20およびWCL10により、記憶情報に応じた向きの電流を発生する。同時に、メモリセルアレイMCA11における偶数番目のデータ線を、共通データ線DREおよび書き込み共通ノードWCOM1に接続して、書き込み回路WCU21およびWCL11により、記憶情報に応じた向きの電流を発生する。

【0102】さらに、書き込み動作の第二の例として、メモリセルアレイMCA10、MCA11における奇数番目のデータ線上のメモリセルMCへ書き込む場合について述べる。この場合、メモリセルアレイMCA10における奇数番目のデータ線を、共通データ線DLOおよび書き込み共通ノードWCOMOに接続して、書き込み回路WCU20およびWCL10により、記憶情報に応じた向きの電流を発生する。同時に、メモリセルアレイMCA11における奇数番目のデータ線を、共通データ線DROおよび書き込み共通ノードWCOM1

に接続して、書き込み回路WCU21およびWCL11により、記憶情報に応じた向きの電流を発生する。

【0103】最後に、ダミーセルアレイDCA10、DCA11の初期化動作は以下のように行う。一方のダミーセルアレイDCA10を初期化する場合、共通データ線制御回路DSWにおけるスイッチSEをオン状態として共通データ線DLEとDREを短絡し、マルチプレクサMUXUDO、MUXLD0を活性化することにより、図1に示したマルチプレクサMUXUD、MUXLD2同様に、ダミーデータ線D100とD101に互いに逆向きの電流を発生する。他方のダミーセルアレイDCA11を初期化する場合、共通データ線制御回路DSWにおけるスイッチSOをオン状態として共通データ線DLOとDROを短絡し、マルチプレクサMUXUD1、MUXLD1を活性化することにより、図1に示したマルチプレクサMUXUD、MUXLDと同様に、ダミーデータ線D110とD111に互いに逆向きの電流を発生する。

【0104】次に、読み出し回路RDC40、RDC41の構成と動作、参照信号の発生方法について説明する。図20は、二つの読み出し回路RDC40、RDC41の構成例を示しており、それぞれの読み出し回路は、カラム選択回路YSW2、プリチャージ回路PCEQ、センスアンプSA、カレントミラー回路CM10、CM11、バイアス回路BC4でそれぞれ構成される。入力されるプリチャージイネーブル信号EQ、センスアンプ起動信号SDP、読み出し制御信号REBのそれぞれは、アレイ制御バスABSの中の信号である。本実施例による読み出し回路RDC40、RDC41の特徴は、第一に、カレントミラー回路CM10、CM11を、図1に示したミラー比1対1のカレントミラー回路CM2に示したミラー比1対1のカレントミラー回路CM2に満成とすることである。第二に、バイアス回路BC4を、それぞれ同じゲート寸法のNMOSトランジスタN101、N102で構成することにある。

【0105】まず、読み出し回路RDC40について説明す る。一方のカレントミラー回路CM10の入力端子を内部共 通データ線NDLE、出力端子をセンスデータ線SDLEにそれ ぞれ接続する。他方のカレントミラー回路CM11の入力端 子を内部共通データ線NDLO、出力端子をセンスデータ線 SDLOにそれぞれ接続する。また、バイアス回路BC4にお いて、トランジスタN101のソースとドレインを、共通デ ータ線DLEと内部共通データ線NDLEにそれぞれ接続し、 トランジスタN102のソースとドレインを、共通データ線 DLOと内部共通データ線NDLOにそれぞれ接続する。さら に、共通データ線DLEおよびDLOと、内部共通データ線ND LEおよびNDLOを同じ配線幅かつ配線長になるように形成 する。このような構成とすることで、共通データ線DL E、DLOからカレントミラー回路CM10、CM11を見た時のイ ンピーダンスをそれぞれ等しくなるようにすることがで きる。

【0106】カラム選択回路YSW2は、入力されたカラム 選択信号RYSE、RYSOによって、センスデータ線SDLE、SD LOを読み出しデータ線ROTOおよびROBOのどちらかに接続 *50* 

する。本実施例では、図19に示したメモリセルアレイ MCA10における偶数番目のデータ線上のメモリセルMCを 読み出す場合に、センスデータ線SDLEが正の極性となり、奇数番目のデータ線上のメモリセルMCを読み出す場合に、センスデータ線SDLOが正の極性となる。そこで、

42

カラム選択回路YSW2を用いて、センスデータ線SDLE、SD LOをこれらの極性に応じて読み出しデータ線ROTO、ROBO に接続する。

【0107】次に、読み出し回路RDC41について説明す 3。一方のカレントミラー回路CM10の入力端子を内部共通データ線NDRE、出力端子をセンスデータ線SDREにそれぞれ接続する。他方のカレントミラー回路CM11の入力端子を内部共通データ線NDRO、出力端子をセンスデータ線SDROにそれぞれ接続する。また、バイアス回路BC4において、トランジスタN101のソースとドレインを、共通データ線DREと内部共通データ線NDREにそれぞれ接続し、トランジスタN102のソースとドレインを、共通データ線DROと内部共通データ線NDROにそれぞれ接続する。さらに、共通データ線DREおよびDROと、内部共通データ線ND REおよびNDROを同じ配線幅かつ配線長になるように形成する。このような構成とすることで、共通データ線DR E、DROからカレントミラー回路CM10、CM11を見た時のインピーダンスをそれぞれ等しくすることができる。

【0108】カラム選択回路YSW2は、入力されたカラム選択信号RYSE、RYSOによって、センスデータ線SDRE、SDROを読み出しデータ線ROT1およびROB1のどちらかに接続する。本実施例では、図19に示したメモリセルアレイMCA11における偶数番目のデータ線上のメモリセルMCを読み出す場合に、センスデータ線SDREが正の極性となり、奇数番目のデータ線上のメモリセルMCを読み出す場合に、センスデータ線SDROが正の極性となる。そこで、カラム選択回路YSW2を用いて、センスデータ線SDRE、SDROをこれらの極性に応じて読み出しデータ線ROT1、ROB1に接続する。

【0109】図20には、さらに共通データ線制御回路DSWの構成例が示されている。NMOSトランジスタN411は、図19に示したスイッチSEに対応するものであり、ソース、ドレインを共通データ線DLE、DREにそれぞれ接続し、ゲートに接続制御信号CNEを入力する。また、NMO SトランジスタN412は、図19に示したスイッチSOに対応するものであり、ソース、ドレインを共通データ線DLの、DROにそれぞれ接続し、ゲートに接続制御信号CNOを入力する。ここで、接続制御信号CNE、CNOは、図では省略されている制御回路によって、入力された外部アドレスに応じて発生される信号である。

【0110】以上の構成による、読み出し回路RDC40、RDC41と共通データ線制御回路DSWの全体動作と、参照信号の発生方法について説明する。ここでは一例として、図19に示したメモリセルアレイMCA10、MCA11において偶数番目のデータ線上のメモリセルMCをそれぞれ選択す

る場合について説明する。この場合、ダミーセルアレイ DCA11上のダミーセルDCが選択される。まず、データ線 制御回路において、接地電位VSSとなっている接続制御 信号CNOを電源電圧VDDに駆動して、トランジスタN412を 導通させることにより、共通データ線DLOとDROを接続 し、共通データ線DLO、DROとダミーデータ線D110、D111 を短絡する。次に、電源電圧VDDとなっている読み出し 制御信号REBを接地電位VSSに駆動して、読み出し回路RD C40におけるミラー比1対1のカレントミラー回路CM10 を活性化することにより、メモリセルアレイMCA10上の 選択メモリセルMCにおける記憶情報に応じた電流で、セ ンスデータ線SDLEを充電する。同様に、読み出し回路RD C41におけるミラー比1対1のカレントミラー回路CM10 を活性化することにより、メモリセルアレイMCA11上の 選択メモリセルMCにおける記憶情報に応じた電流で、セ ンスデータ線SDREを充電する。さらにこの時、読み出し 回路RDC40、RDC41において、ミラー比1対1のカレント ミラー回路CM11がそれぞれ活性化されている。ここで、 共通データ線DLO、DROから、対応するカレントミラー回 路CM11を見た時のインピーダンスが等しく、共通データ 線DLO、DROとダミーデータ線D110、D111が短絡されて同 電位となっているので、ダミーセルDCに流れる電流の半 分の値の電流が、それぞれのカレントミラー回路CM11に 流れる。したがって、センスデータ線SDLO、SDROは、ダ ミーセルDCに流れる電流の平均電流で充電される。した がって、実施例1の(式4)(式6)で示したような正 負の読み出し信号がセンスデータ線SDLEおよびSDLOとSD REおよびSDROに発生されて、センスアンプSAにより、そ れぞれの記憶情報を判別、増幅する。さらに、接地電位 VSSとなっているカラム選択信号RYSEを昇圧電位VDHに駆 動して、読み出し回路RDC40、RDC41のカラム選択回路YS W2におけるトランジスタN331、N332をそれぞれ導通させ ることにより、センスデータ線SDLEを読み出しデータ線 ROTO、センスデータ線SDLOを読み出しデータ線ROBO、セ ンスデータ線SDREを読み出しデータ線ROT1、センスデー タ線SDROを読み出しデータ線ROB1にそれぞれ接続して、 読み出したデータを出力する。

【0111】次に、書き込み回路WCU20、WCU21について説明する。図21は、書き込み回路WCU20、WCU21と共通データ線制御回路DSWを示しており、共通データ線制御回路DSWは、図20に示した構成と同じである。書き込み回路WCU20、WCU21のそれぞれを、図1に示した書き込み回路WCU1と、NMOSトランジスタN401、N402を用いて構成する。一方の書き込み回路WCU20において、トランジスタN401、N402のソースを書き込み回路WCU1の出力端子、ドレインを共通データ線DLE、DLOにそれぞれ接続する。また、ゲートに読み出し制御信号REBをそれぞれ入力する。他方の書き込み回路WCU21において、トランジスタN401、N402のドレインを共通データ線DRE、DROにそれぞれ接続する。

44

【0112】このような構成において、読み出し動作の場合、電源電圧VDDとなっている読み出し制御信号REBを接地電位VSSに駆動して、トランジスタN401、N402をオフ状態とすることにより、共通データ線DLE、DLO、DRE、DROを対応する書き込み回路WCU1の出力端子からそれぞれ切り離す。また、待機時や書き込み動作の場合、読み出し制御信号REBを電源電圧VDDに保持し、トランジスタN401、N402を導通させることにより、共通データ線DLE、DLO、DRE、DROをそれぞれ駆動する。

【0113】以上のような構成と動作により、読み出し動作において、共通データ線DLE、DLO、DRE、DROから対応する書き込み回路WCU1をそれぞれ切り離し、共通データ線制御回路DSWを用いて、共通データ線DLE、DLO、DRE、DROの接続を制御することができる。

【0114】以下に、本実施例についてまとめる。第一 に、同じ配線長かつ配線幅に形成された四本の共通デー タ線DLE、DLO、DRE、DROをワード線対に平行に配置し た。また、メモリセルアレイMCA10、MCA11におけるデー タ線とダミーセルアレイDCA10、DCA11におけるデータ線 を偶数番目と奇数番目のグループに分けて、対応するマ ルチプレクサMUXU20、MUXU21、MUXUD0、MUXUD1における スイッチSRWを、それぞれの共通データ線に規則的に接 続した。このような構成により、それぞれの共通データ 線に接続されるスイッチSRWの数を同じ数(ここでは3 個)にすることができる。さらに、共通データ線DLE、D LO、DRE、DROに接続されるスイッチSRWの数を実施例3 よりも低減することができる。第二に、読み出し動作の 場合、各共通データ線に一本のデータ線またはダミーデ ータ線が接続されるので、活性化されたメモリセルMCお よびダミーセルDCを構成する二つのメモリセルMCL、MCH から対応する共通データ線を見た時のインピーダンスを 等しくすることができる。第三に、読み出し回路RDC4 O、RDC41におけるカレントミラー回路CM10、CM11のミラ 一比をそれぞれ1対1とし、さらにバイアス回路BC4に おける二つの電流経路を対象に構成することにより、共 通データ線DLE、DLO、DRE、DROから対応するカレントミ ラー回路を見た時のインピーダンスをそれぞれ等しくす ることができる。以上により、読み出し動作における各 電流経路の負荷を、実施例3よりもバランスのとれたも 40 のとすることができて、安定した読み出し動作を実現す ることができる。

【0115】これまでは、8×4ビット構成のメモリセルアレイMCA10、MCA11と8×1ビット構成のダミーセルアレイDCA10、DCA11を例に説明してきた。しかし、アレイ構成は、これに限定されない。例えば、実施例1、実施例2および実施例3で述べた例と同様に実施例4でも、一組のワード線対および一本のデータ線毎に数百ビットのメモリセルをそれぞれ配置したメモリセルアレイ構成とすることにより、チップ全体に対するメモリセルアレイフレイの占有率を高めることができる。

<実施例5>これまでの実施例では、複数個のワード線対毎にダミーセルDCを配置して、参照信号を発生する構成と動作を述べてきた。このような構成のダミーセルDCに欠陥が生じた場合、欠陥ダミーセルDCが接続されたワード線対上のメモリセルMCを読み出すことが出来ないので、歩留まりが低下する恐れがある。本実施例では、この問題を解決するために、実施例3の図17に示したメモリブロックに救済回路を導入している。

45

【0116】図22と図23は、本実施例におけるメモ リブロックの要部ブロック図を示している。一方の図2 2において、メモリセルアレイMCA10とダミーセルアレ イDCA10との間に、冗長セルアレイRCA10、RDCA10を配置 する。また、冗長セルアレイRCA10の両端にマルチプレ クサMUXU30、MUXL30、冗長セルアレイRDCA10の両端にマ ルチプレクサMUXU40、MUXL40をそれぞれ配置する。他方 の図23において、メモリセルアレイMCA11とダミーセ ルアレイDCA11との間に、冗長セルアレイRCA11、RDCA11 を配置する。また、冗長セルアレイRCA11の両端にマル チプレクサMUXU31、MUXL31、冗長セルアレイRDCA11の両 端にマルチプレクサMUXU41、MUXL41をそれぞれ配置す る。このような構成による本実施例の特徴は、第一に、 メモリセルアレイMCA10、MCA11上に生じた欠陥メモリセ ルを、冗長セルアレイRCA10、RCA11上の冗長メモリセル にそれぞれ置換することにある。第二に、ダミーセルア レイDCA10、DCA11上に生じた欠陥メモリセルを、冗長セ ルアレイRDCA10、RDCA11上の冗長メモリセルにそれぞれ 置換することにある。以下では、簡単のために、メモリ セルアレイMCA10とダミーセルアレイDCA10に対する救済 回路について説明する。

【0117】図24は、図22に示したメモリセルアレイMCA10とダミーセルアレイDCA10、冗長セルアレイRCA10、RDCA10、マルチプレクサMUXU20、MUXL20、MUXU30、MUXU30、MUXL30、MUXU40、MUXL40、MUXUD0、MUXLD0の回路構成例を示している。また、図39は、それぞれのマルチプレクサMUXに入力するカラムアドレス信号YMXを示している。以下では、図24と図39に従い各回路構成について説明する。メモリセルアレイMCA10は、図17と同様に8×4ビット構成であり、8組のワード線対とデータ線Dj(j=0、…、3)との交点に、メモリセルMCをそれぞれ配置する。また、ダミーセルアレイDCA10は8×1ビット構成であり、8組のワード線対とダミーデータ線D100およびD101との交点にダミーセルDCをそれぞれ配置する。

【0118】これらに対して、冗長セルアレイRCA10を8×2ビットのメモリセルMCで構成し、8組のワード線対と冗長データ線RD00、RD01との交点にこれらのメモリセルMCをそれぞれ配置する。また、冗長セルアレイRDCA10を8×2ビットのメモリセルMCで構成し、8組のワード線対と冗長ダミーデータ線RD100、RD101との交点にこれらのメモリセルMCをそれぞれ配置する。

46

【0119】マルチプレクサMUXU20は、4個のNMOSトランジスタN11j(j=0、…、3)で構成される。トランジスタN11jのソースにデータ線Dj(j=0、…、3)、ドレインに共通データ線DL、ゲートに図39に示すようなカラムアドレス信号YMTj(j=0、…、3)をそれぞれ接続する。マルチプレクサMUXL20は、4個のNMOSトランジスタN13j(j=0、…、3)および4個のNMOSトランジスタN14j(j=0、…、3)で構成される。トランジスタN13jのソースに接地電位VSS、ドレインにデータ線Dj(j=0、…、3)、ゲートに図39に示すようなカラムアドレス信号YMBj(j=0、…、3)をそれぞれ接続する。また、トランジス

(j=0、…、3) をそれぞれ接続する。また、トランジスタN14jのソースに書き込み共通ノードWCOMO、ドレインにデータ線Dj (j=0、…、3) 、ゲートに図39に示すようなカラムアドレス信号YMWj (j=0、…、3) をそれぞれ接続する。

【0120】マルチプレクサMUXUDOは、2個のNMOSトラ ンジスタN120、N121で構成される。トランジスタN120、 N121のソースをダミーデータ線D100、D101、ドレインを 共通データ線DL、ゲートに図39に示すようなカラムア 20 ドレス信号YMDT00、YMDT01をそれぞれ接続する。マルチ プレクサMUXLDOは、4個のNMOSトランジスタN150、N15 1、N190、N191で構成される。NMOSトランジスタN150、N 151のソースに接地電位VSS、ドレインにダミーデータ線 D100、D101、ゲートに図39に示すようなカラムアドレ ス信号YMDB00、YMDB01をそれぞれ接続する。また、トラ ンジスタN190のソースに接地電位VSS、ドレインにダミ ーデータ線D100、ゲートに図39に示すようなカラムア ドレス信号YMDW00を接続する。さらに、トランジスタN1 91のソースに電源電圧VDD、ドレインにダミーデータ線D 101、ゲートに図39に示すようなカラムアドレス信号Y MDW01を接続する。

【0121】マルチプレクサMUXU30は、2個のNMOSトラ ンジスタN340、N341で構成される。トランジスタN340、 N341のソースに冗長データ線RD00、RD01、ドレインに共 通データ線DL、ゲートに図39に示すような冗長カラム アドレス信号RYMT00、RYMT01をそれぞれ接続する。マル チプレクサMUXL30は、4個のNMOSトランジスタN350、N3 51、N360、N361で構成される。トランジスタN350、N351 のソースに接地電位VSS、ドレインに冗長データ線RDO 40 0、RD01、ゲートに図39に示すような冗長カラムアド レス信号RYMB00、RYMB01をそれぞれ接続する。また、ト ランジスタN360、N361のソースに書き込み共通ノードWC OMO、ドレインに冗長データ線RDOO、RDO1、ゲートに図 39に示すような冗長カラムアドレス信号RYMW00、RYMW 01をそれぞれ接続する。ここで、冗長カラムアドレス信 号RYMT00およびRYMT01、RYMB00およびRYMB01、RYMW00お よびRYMW01の各々は、カラムアドレス信号YMTj、YMBj、 YMWjに対応する信号であり、後で示すような正規アドレ ス記憶回路に記憶された冗長情報に応じて駆動される。 【0122】マルチプレクサMUXU40は、2個のNMOSトラ 50

ンジスタN420、N421で構成される。トランジスタN420、 N421のソースに冗長ダミーデータ線RD100、RD101、ドレ インに共通データ線DL、ゲートに図39に示すような冗 長カラムアドレス信号RYMDT00、RYMDT01をそれぞれ接続 する。マルチプレクサMUXL40は、4個のNMOSトランジス タN430、N431、N440、N441で構成される。トランジスタ N430、N431のソースに接地電位VSS、ドレインに冗長ダ ミーデータ線RD100、RD101、ゲートに図39に示すよう な冗長カラムアドレス信号RYMDB00、RYMDB01をそれぞれ 接続する。また、トランジスタN440のソースに接地電位 VSS、ドレインに冗長ダミーデータ線RD100、ゲートに図 39に示すような冗長カラムアドレス信号RYMDW00をそ れぞれ接続する。さらに、トランジスタN441のソースに 電源電圧VDD、ドレインに冗長ダミーデータ線RD101、ゲ ートに図39に示すような冗長カラムアドレス信号RYMD WO1をそれぞれ接続する。ここで、冗長カラムアドレス 信号RYMDTOO、RYMDTO1、RYMDBOO、RYMDBO1、RYMDWOO、R YMDW01の各々は、カラムアドレス信号YMDT00、YMDT01、 YMDB00、YMDB01、YMDW00、YMDW01に対応する信号であ り、後で示すようなダミーアドレス記憶回路に記憶され 20 た冗長情報に応じて駆動される。また、図39に示すよ うに、マルチプレクサMUXUDO、MUXLDOに入力するカラム アドレス信号を、ダミーデータ線D100、D101に対応させ て分離し、さらに、マルチプレクサMUXU40、MUXL40に入 力する冗長カラムアドレス信号を、冗長ダミーデータ線 D100、D101に対応させて分離することにより、ダミーデ ータ線を一本ずつ置換するようにしている。

【0123】図25は、一例として、メモリセルアレイ MCA10におけるデータ線D2、D3と、ダミーセルアレイDCA 10におけるダミーデータ線D100、D101上のバツ印で示し たメモリセルに欠陥が生じた場合に、データ線D2、D3を 冗長セルアレイRCA10における冗長データ線RD00、RD0 1、ダミーデータ線D100、D101を冗長セルアレイRDCA10 における冗長ダミーデータ線RD100、RD101にそれぞれ置 換する概念図を示している。一方の冗長データ線RD00、 RD01上のメモリセルMCにデータを書き込む場合、図24 に示したマルチプレクサMUXU30、MUXL30をそれぞれ制御 して、冗長データ線を一本ずつ選択することによりデー タを書き込む。他方の冗長ダミーデータ線RD100、RD101 上のメモリセルMCを初期化する場合、図24に示したマ ルチプレクサMUXU40、MUXL40をそれぞれ制御して、電源 電圧VDDと接地電位VSSとの間に冗長ダミーデータ線RD10 1から共通データ線DLおよび冗長ダミーデータ線RD100を 介した電流経路を形成することにより、ダミーセルDCと 同様に相補の記憶情報を書き込んで、ダミーセルを形成

【0124】図26は、別の例として、メモリセルアレイMCA10におけるデータ線D2と、ダミーセルアレイDCA10におけるダミーデータ線D101上のバツ印で示したメモリセルに欠陥が発生した場合に、データ線D2を冗長セルア

レイRCA10における冗長データ線RD00、ダミーデータ線D101を冗長セルアレイRDCA10における冗長ダミーデータ線RD101に置換する概念図を示している。冗長ダミーデータ線RD101上のメモリセルMCを初期化する場合、図24に示したマルチプレクサMUXUD0、MUXLD0およびMUXU40、MUXL40をそれぞれ制御して、電源電圧VDDと接地電位VSSとの間に、冗長ダミーデータ線RD101から共通データ線DLおよびダミーデータ線D100を介した電流経路を形成することにより、ダミーデータ線D100と冗長ダミーデータ線RD101上のメモリセルに相補の記憶情報を書き込む。したがって、ダミーデータ線RD101上のメモリセルMCと冗長ダミーデータ線RD101上のメモリセルMCを対にしたダミーセルが形成される。

【0125】最後に、本実施例についてまとめる。第一に、ダミーセルDCにおけるメモリセルMCLまたはMCHに欠陥が生じた場合、欠陥メモリセルMCLが接続されたダミーデータ線D100、または欠陥メモリセルMCHが接続されたダミーデータ線D101を、冗長ダミーデータ線RD100またはRD101に置換するようなカラム救済方式を提供した。これにより、欠陥ダミーセルDCと同一ワード線対上にあるメモリセルMCに対して参照信号を発生することができる。第二に、メモリセルMCに欠陥が生じた場合、欠陥メモリセルMCが接続されたデータ線Dを冗長データ線RD00またはRD01に置換するようなカラム救済方式を提供した。以上、二つのカラム救済方式により、実施例3よりも歩留まりの高いメモリブロックを実現することができる

【0126】これまでは、8×4ビット構成のメモリセルアレイMCA10、MCA11と8×1ビット構成のダミーセル30 アレイDCA10、DCA11に8×2ビット構成の冗長セルアレイRCA10、RCA11、RDCA10、RDCA11を導入する例を説明してきた。しかし、アレイ構成は、これに限定されない。例えば、実施例3で述べた例と同様に、一組のワード線対および一本のデータ線毎に数百ビットのメモリセルをそれぞれ配置したメモリセルアレイ構成とすることも可能である。これにより、多数のメモリセルMCが、読み出し回路RDC2および書き込み回路WCU10、WCL10、WCU11、WCL11を共有することができる。したがって、冗長セルアレイによるチップ面積追加を実効的に抑制して、チップ40 全体に対するメモリセルアレイの占有率を高めることができる。

【0127】また、アレイ構成を拡張したメモリセルブロックに本実施例によるカラム救済方式を導入する場合、冗長データ線数をメモリセルアレイにおける欠陥発生数に応じた数とすることが望ましい。例えば、現在広く用いられているDRAMでは、データ線に対する冗長データ線の割合が1ないし2%程度であり、MRAMにおいても、同程度の割合にすることが望ましい。そのためには、メモリセルアレイのサイズを大きくしなければならないが、前述のように本発明の参照信号発生方法を用

49 いることにより、高S/N比の読み出し動作が実現でき 好適である。

【0128】また、これまで説明してきたカラム救済方式を、図19に示したメモリブロックに応用することもできる。例えば、メモリセルアレイMCA10とダミーセルアレイDCA10との間に冗長セルアレイRCA10、RDCA10を配置し、冗長データ線RD00と冗長ダミーデータ線RD100を共通データ線DLE、冗長データ線RD01を共通データ線DLE、冗長データ線RD101を共通データ線DREにそれぞれ接続するように、マルチプレクサにおける対応するスイッチSRWを形成する。このような構成により、メモリセルアレイMCA10、ダミーセルアレイDCA10上の欠陥を冗長セルアレイRCA10、RDCA10にそれぞれ置換するカラム救済方式が実現され、歩留まりと集積度の高い、大容量MRAMを実現することができる。

<実施例6>実施例5では、メモリセルアレイMCA10と ダミーセルアレイDCA10のそれぞれに対応した冗長セル アレイRCA10、RDCA10を形成するカラム救済方式を説明 した。この方式では、救済能力が高い反面、メモリセル アレイMCA10およびダミーセルアレイDCA10に対する冗長 セルアレイRCA10およびRDCA10の割合が大きいために、 チップ面積が増加する。この問題を解決ために、本実施 例では、メモリセルアレイ上に生じた欠陥メモリセルMC と、ダミーセルアレイにおけるダミーセルDC上に生じた 欠陥メモリセルMCLおよびMCHの両方を、同一の冗長セル アレイに置換する救済回路について説明する。

【0129】図27は、本実施例におけるメモリブロックの要部プロック図を示している。一方のメモリセルアレイMCA10とダミーセルアレイDCA10との間に、冗長セルアレイRCA10を配置し、冗長セルアレイRCA10の両端にマルチプレクサMUXU30、MUXL30をそれぞれ配置する。他方のメモリセルアレイMCA11とダミーセルアレイDCA11との間に、冗長セルアレイRCA11を配置し、冗長セルアレイRCA11の両端にマルチプレクサMUXU31、MUXL31をそれぞれ配置する。したがって、実施例5の図22および図23と比べて、冗長セルアレイRDCA10、RDCA11とマルチプレクサMUXU40、MUXL41、MUXL41を取り除いた構成としている。以下では、簡単のために、メモリセルアレイMCA10とダミーセルアレイDCA10に対する救済回路について説明する。

【0130】図28は、図27に示したメモリセルアレイMCA10とダミーセルアレイDCA10、冗長セルアレイRCA10、マルチプレクサMUXU20、MUXL20、MUXU30、MUXL30、MUXUD0、MUXLD0の回路構成例を示している。各回路ブロックは、図24に示した回路構成と同じであり、それぞれのマルチプレクサに入力するカラムアドレス信号名も、図39に示した信号名とそれぞれ同じである。次に、このような構成による欠陥救済の動作概念を説明する。

【0131】図29は、一例として、ダミーデータ線DI

00、D101上のバツ印で示したメモリセルに欠陥が生じた 場合に、ダミーデータ線D100、D101を冗長データ線RD0 0、RD01にそれぞれ置換する概念図を示している。この 場合、次のようにして冗長メモリセルアレイRCA10の初 期化を行う。まず、図27に示したマルチプレクサMUXU 30、MUXL30をそれぞれ制御して、冗長データ線RD00を選 択する。次に、記憶情報'1'に応じたデータをチップ外 部から入力し、図27に示した書き込み回路WCU10、WCL 10を駆動して、冗長データ線RD00に矢印ADLの向きの電 流を発生することにより、メモリセルMCに記憶情報'1' を書き込む。さらに、冗長データ線RD01を選択し、記憶 情報'0'に応じたデータをチップ外部から入力して、冗 長データ線RD01に矢印ADHの向きの電流を発生すること により、メモリセルMCに記憶情報'0'を書き込む。以上 により、冗長データ線RDOO、RDO1上のメモリセルMCを対 にしたダミーセルが形成される。

【0132】図30は、別の例として、データ線D2とダミーデータ線D101のバツ印で示したメモリセルに欠陥が生じた場合に、データ線D2とダミーデータ線D101を冗長データ線RD00とRD01にそれぞれ置換する概念図を示している。この場合、ダミーセルアレイDCA10を初期化した後に、図29で説明したように冗長データ線RD01上のメモリセルMCに記憶情報'0'を書き込むことにより、ダミーデータ線D100上のメモリセルMCと冗長データ線RD01上のメモリセルMCを対にしたダミーセルが形成される。次に、本実施例によるカラム救済方式を制御するカラムアドレス信号の発生機構について説明する。

【0133】図31は、本実施例によるカラムアドレス デコーダの要部ブロック図を示している。ただし、ここ では簡単のために、図27に示したメモリセルアレイMC A10およびダミーセルアレイDCA10を制御する部分に相当 する正規カラムアドレスデコーダNYMDと、メモリセルア レイMCA10およびダミーセルアレイDCA10を冗長セルアレ イRCA10に置換する部分に相当する冗長カラムアドレス デコーダRYMDが示されている。このような構成によるカ ラムアドレスデコーダの特徴は、第一に、データ線とダ ミーデータ線に対する冗長情報をそれぞれ記憶すること にある。第二に、冗長カラムアドレス信号を、データ線 とダミーデータ線の両方の冗長情報に応じて活性化する 40 ことにある。第三に、冗長情報に応じて置換元のデータ 線またはダミーデータ線に対応するカラムアドレス信号 を非活性化することにある。これらの特徴に注目しなが ら、カラムアドレスデコーダについて以下に説明する。 【O134】正規カラムアドレスデコーダNYMDは、カラ ムアドレスデコーダYMDEC、正規カラムアドレス信号ド ライバアレイNADAで構成される。カラムアドレスデコー ダYMDECは、入力されるカラムプリデコードアドレスCYM に応じて複数個(ここでは5つ)のカラムアドレスイネ ーブル信号を発生して、正規カラムアドレス信号ドライ 50 バアレイNADAに出力する。正規カラムアドレス信号ドラ

イバアレイNADAは、ダミーカラムアドレス信号ドライバ DDRVm (m=0、1) と正規カラムアドレス信号ドライバNDR Vk (k=0、…、3) で構成される。ダミーカラムアドレス 信号ドライバDDRVmは、対応するカラムアドレスイネー ブル信号YMDとダミーデータ線書き込み信号TDWEBに応じ て、ダミーデータ線の接続状態を制御するカラムアドレ ス信号YMDTOm、YMDBOm、YMDWOm (m=0、1) をそれぞれ出 力する。ここで、ダミーデータ線書き込み信号TDWEB は、後述するテストモード制御回路により発生される信 号であり、ダミーセルアレイDCA10の初期化を行う際に 接地電位VSSに駆動されることにより、所望のカラムア ドレス信号YMDWOmを電源電圧VDDに駆動することを可能 にする。また、正規カラムアドレス信号ドライバNDRVk は、対応するカラムアドレスイネーブル信号YMk(k=0、 …、3) と書き込み制御信号WEBに応じて、データ線の接 続状態を制御するカラムアドレス信号YMTk、YMBk、YMWk (k=0、…、3) をそれぞれ出力する。ここで、書き込み 制御信号WEBは、書き込み動作の際に接地電位VSSに駆動 されることにより、所望のカラムアドレス信号YMWkを電 源電圧VDDに駆動することを可能にする。

【0135】 冗長カラムアドレスデコーダRYMDは、冗長カラムアドレス検出回路RDTCと冗長カラムアドレス信号ドライバアレイRADAで構成される。冗長カラムアドレス検出回路RDTCは、さらに複数個(ここでは、冗長データ線の本数に応じて2個)の冗長カラムアドレス記憶回路RMRYm(m=0、1)、NOR回路NR10、NR11、NR12、インバータ回路IV10、IV11で構成される。また、冗長カラムアドレス信号ドライバアレイRADAは、冗長カラムアドレス信号ドライバRDRVm(m=0、1)で構成される。

【 O 1 3 6 】 冗長カラムアドレス記憶回路RMRYmは、プリチャージ信号PREBと、対応する正規冗長テスト信号TN RBm (m=0、1) およびダミー冗長テスト信号TDRBm (m=0、1) 、カラムプリデコードアドレスCYMをそれぞれ受けて、正規冗長イネーブル信号NREm (m=0、1) とダミー冗長イネーブル信号DREm (m=0、1) を発生する。

【0137】NOR回路NR10、NR11は、対応する正規冗長イネーブル信号NREmとダミー冗長イネーブル信号DREmに応じて冗長カラムアドレスイネーブル信号RYMBm(m=0、1)を発生し、対応する冗長カラムアドレス信号ドライバRDRVmにそれぞれ出力する。ここで、電源電圧VDDの正規冗長イネーブル信号NREmまたはダミー冗長イネーブル信号DREmが、対応するNOR回路NR1m(m=0、1)に入力され、冗長カラムアドレスイネーブル信号RYMBmが接地電位VSSに駆動されて、冗長カラムアドレス信号ドライバRDRVmが活性化されることにより、対応する冗長データ線が選択される。

【0138】NOR回路NR12は、入力される正規冗長イネーブル信号NREmに応じてさらに正規冗長イネーブル信号NREBを発生し、各正規カラムアドレス信号ドライバNDRVkに出力する。ここでデータ線を冗長データ線に置換す

る場合、正規冗長イネーブル信号NREBは、電源電圧VDD の正規冗長イネーブル信号NREOまたはNRE1が入力されることにより接地電位VSSに駆動され、正規カラムアドレス信号ドライバNDRVkを不活性化する。

【0139】インバータ回路IVIm (m=0、1) は、対応するダミー冗長イネーブル信号DREmを反転して、ダミー冗長イネーブル信号DREBm (m=0、1) をそれぞれ発生し、対応するダミーカラムアドレス信号ドライバDDRVmにそれぞれ出力する。ここでダミーデータ線を冗長データ線10 に置換する場合、ダミー冗長イネーブル信号DREBmは、電源電圧VDDのダミー冗長イネーブル信号DREmが入力されることにより接地電位VSSに駆動され、対応するダミーカラムアドレス信号ドライバDDRVmを不活性化する。次に、図31に示した各回路ブロックの回路構成例について説明する。

【0140】図32は、冗長カラムアドレス記憶回路RM RYmの構成例を示している。冗長カラムアドレス記憶回 路RMRYmは、正規アドレス記憶回路NMRYとダミーアドレ ス記憶回路DMRYでそれぞれ構成される。一方の正規アド 20 レス記憶回路NMRYは、PMOSトランジスタP451、NMOSトラ ンジスタN471、複数個(ここでは6個)の冗長情報記憶 回路Fで構成される。トランジスタP451は、正規冗長イ ネーブル信号NREmを電源電圧VDDにプリチャージするた めのトランジスタである。トランジスタP451のゲートに プリチャージ信号PREBを入力し、トランジスタP451とト ランジスタN471を直列接続する。また、トランジスタN4 71のゲートに正規冗長テスト信号TNRBmを入力し、トラ ンジスタN471のソース端子であるノードAmと接地電位VS Sとの間に、複数個の冗長情報記憶回路Fを並列に接続す 30 る。さらに、カラムプリデコードアドレスCYMを構成す る信号CYMTn (n=0、1、2) と、これらの信号をインバー タ回路IV2n (n=0、1、2) で反転した信号CYMBn (n=0、 1、2) を6個の冗長情報記憶回路Fにそれぞれ入力す る。ここで、プリチャージ信号PREBは、アレイ制御バス ABSの中の一つである。また、正規冗長テスト信号TNRBm は、後述するテストモード制御回路により発生される信 号である。

【0141】このような構成において、接地電位VSSとなっているプリチャージイネーブル信号PREBを電源電圧 40 VDDに駆動してから、カラムプリデコードアドレスCYMを入力する。ここで、正規冗長イネーブル信号NREmがプリチャージレベルの電源電圧VDDに保持される場合、カラムプリデコードアドレスCYMに対応するデータ線を冗長データ線に置換する。

【 O 1 4 2 】他方のダミーアドレス記憶回路DMRYは、PM OSトランジスタP461、NMOSトランジスタN461と複数個 (ここでは2個) の冗長情報記憶回路Fで構成される。トランジスタP461は、ダミー冗長イネーブル信号DREmを 電源電圧VDDにプリチャージするためのトランジスタで ある。トランジスタP461のゲートにプリチャージ信号PR

EBを入力し、トランジスタP461とトランジスタN461を直 列接続する。また、トランジスタN461のゲートにダミー 冗長テスト信号TDRBmを入力し、トランジスタN461のソ ース端子であるノードBmと接地電位VSSとの間に、2個 の冗長情報記憶回路Fを並列に接続する。さらに、例え ばカラムプリデコードアドレスCYMを構成する最上位ビ ットの相補信号(ここでは、CYMT2、CYMB2)を2個の冗 長情報記憶回路Fにそれぞれ入力する。ここで、ダミー 冗長テスト信号TDRBmは、後述するテストモード制御回 路により発生される信号である。

【0143】このような構成において、接地電位VSSと なっているプリチャージイネーブル信号PREBを電源電圧 VDDに駆動してから、カラムプリデコードアドレスCYMを 入力する。ここで、ダミー冗長イネーブル信号DREmがプ リチャージレベルの電源電圧VDDに保持される場合、カ ラムプリデコードアドレスCYMに対応するダミーデータ 線を冗長データ線に置換する。

【0144】図33は、一例として正規アドレス記憶回 路NMRYにおける冗長情報記憶回路Fの構成を示してい る。冗長情報記憶回路Fは、NMOSトランジスタN460とフ ューズFYを直列接続した公知の回路である。トランジス タN460のゲートにアドレス信号ADD (ここでは、カラム プリデコードアドレスCYMを構成する信号CYMTn、CYMBn (n=0、1、2) ) を入力し、フューズFYをポリシリコン などの配線層で形成する。

【0145】図34は、テストモード制御回路TCTLを示 している。この回路は、図13に示した制御信号CM、ロ ウアドレスBX、カラムアドレスBYが入力され、それらに 応じてテストモードバスTBSを発生して各回路ブロック に出力する。前述した正規冗長テスト信号TNRBm、ダミ 一冗長テスト信号TDRBm、ダミーデータ線書き込み信号T DWEBは、このテストモードバスTBSを構成する複数の制 御信号の中の一つであり、欠陥検出や初期化動作に応じ て接地電位VSSに駆動される。

【0146】次に、冗長カラムアドレス記憶回路RMRYm の制御と動作について説明する。ここでは一例として、 図30に示したメモリセルアレイMCA10上のデータ線を 冗長データ線RD00に置換する場合を仮定し、図32に従 い、冗長カラムアドレス記憶回路RMRYOの動作について 説明する。まず、欠陥を検出するために、電源電圧VDD となっている正規冗長テスト信号TNRBOを接地電位VSSに 駆動し、正規アドレス記憶回路NMRYにおけるトランジス タN471をオフ状態として、対応する正規冗長イネーブル 信号NREOをプリチャージレベルの電源電圧VDDに保持す ることにより、誤動作するメモリセルMCが接続されたデ ータ線を一時的に冗長データ線RD00に置換する。次に、 冗長データ線RD00上のメモリセルMCが正しく動作するこ とを確認してから、対応するカラムプリデコードアドレ スCYMに応じたフューズFYをレーザー切断装置を用いて 切断することにより、正規アドレス記憶回路NMRYに冗長 50 0、IV41でバッファリングした信号であり、冗長カラム

情報を書き込む。これに対して、通常の読み書き動作の 場合、正規冗長テスト信号TNRBOを電源電圧VDDに保持す ることにより、正規アドレス記憶回路NMRYにおけるトラ ンジスタN471を導通させる。ここで、誤動作するメモリ セルMCが接続されたデータ線が選択されて、対応するカ ラムプリデコードアドレスCYMが入力されると、正規ア ドレス記憶回路NMRYにおける電流経路が前述のフューズ FYにより遮断される。したがって、正規冗長イネーブル 信号NREOがプリチャージレベルの電源電圧VDDに保持さ 10 れることにより、選択したデータ線が冗長データ線RD00 に置換される。

【0147】ダミーデータ線を置換する場合についても 同様に、ダミー冗長テスト信号TDRBmを用いてダミーデ ータ線に接続されたメモリセルMCLおよびMCHの欠陥を検 出してから、図32に示したダミーアドレス記憶回路DM RYに冗長情報を書き込む。

【0148】以下では、各カラムアドレス信号ドライバ の回路構成について説明する。図35は、正規カラムア ドレス信号ドライバNDRVkの構成例を示している。正規 20 カラムアドレス信号ドライバNDRVkは、NAND回路ND10、N OR回路NR20、インバータ回路IV30で構成される。ND10に おいて、一方の端子にカラムアドレスイネーブル信号YM k、他方の端子に正規冗長イネーブル信号NREBをそれぞ れ入力し、出力端子をカラムアドレス信号YMBkに接続す る。また、NR20において、一方の端子にカラムアドレス 信号YMBk、他方の端子に書き込み制御信号WEBをそれぞ れ入力し、出力端子をカラムアドレス信号YMWkに接続す る。さらに、カラムアドレス信号YMBkをIV30で反転して カラムアドレス信号YMTkとする。

【0149】図36は、ダミーカラムアドレス信号ドラ イバDDRVmの構成例を示しており、図35に示した正規 カラムアドレス信号ドライバNDRVkと同じようにNAND回 路ND10、NOR回路NR20、インバータ回路IV30で構成され る。ND10において、一方の端子にカラムアドレスイネー ブル信号YMD、他方の端子にダミー冗長イネーブル信号D REBmをそれぞれ入力し、出力端子をカラムアドレス信号 YMDBOmに接続する。また、NR20において、一方の端子に カラムアドレス信号YMDBOm、他方の端子にダミーデータ 線書き込み信号TDWEBをそれぞれ入力し、出力端子をカ 40 ラムアドレス信号YMDWOmに接続する。さらに、カラムア ドレス信号YMDBOmをIV30で反転してカラムアドレス信号 YMDT0mとする。

【0150】図37は、冗長カラムアドレス信号ドライ バRDRVmの構成例を示しており、NOR回路NR20、インバー タ回路IV30、IV40、VI41で構成される。同図は、図35 や図36に示したカラムアドレス信号ドライバと比べ て、NAND回路ND10がIV40、IV41に置き換えられている点 が異なる。冗長カラムアドレス信号RYMBOmは、冗長カラ ムアドレスイネーブル信号RYMBmを直列接続されたIV4

アドレス信号RYMBOmをさらにIV30で反転した信号が冗長カラムアドレス信号RYMTOmである。NR20において、一方の端子に冗長カラムアドレス信号RYMBOm、他方の端子に書き込み制御信号WEBをそれぞれ入力し、出力端子を冗長カラムアドレス信号RYMWOmに接続する。

55

【0151】以上で述べた各カラムアドレス信号ドライバの動作について、以下に説明する。まず、冗長データ線を使う場合、冗長カラムアドレスイネーブル信号RYMBmを接地電位VSSに保持することにより、冗長カラムアドレス信号ドライバRDRVmを活性化する。一方、冗長データ線の置換元に応じて、正規冗長イネーブル信号NREBまたはダミー冗長イネーブル信号DREBmを接地電位VSSに保持して、図35または図36に示したNAND回路ND10を非活性化することにより、正規カラムアドレス信号ドライバNDRVkまたはダミーカラムアドレス信号ドライバDDRVmを非活性化する。

【0152】次に、冗長データ線を使わない場合、接地電位VSSとなっている冗長カラムアドレスイネーブル信号RYMBmを電源電圧VDDに駆動することにより、冗長カラムアドレス信号ドライバRDRVmを非活性化する。一方、データ線およびダミーデータ線が選択されるのに応じて、接地電位VSSとなっている正規冗長イネーブル信号NREBおよびダミー冗長イネーブル信号DREBmを電源電圧VDDに駆動して、図35および図36に示したNAND回路ND10を活性化することにより、正規カラムアドレス信号ドライバNDRVkおよびダミーカラムアドレス信号ドライバDRVmを活性化する。

【 O 1 5 3 】 ここで、図 3 5 、図 3 7 に示したNOR回路N R20は、書き込み動作において、電源電圧VDDとなってい る書き込み制御信号WEBが接地電位VSSに駆動されること により活性化されて、選択されたデータ線に応じてカラ ムアドレス信号YMWkまたは冗長カラムアドレス信号RYMW Omを駆動する。また、図36に示したNOR回路NR20は、 初期化動作において、電源電圧VDDとなっているダミー データ線書き込み信号TDWEBが接地電位VSSに駆動される ことにより活性化されて、カラムアドレスイネーブル信 号YMDに応じてカラムアドレス信号YMDWOmを駆動する。 図37では、冗長カラムアドレスイネーブル信号RYMmを 直列接続されたIV40、IV41でバッファリングする例を示 したが、図31に示した冗長カラムアドレス検出回路RD TCにおけるNOR回路NR10およびNR11の駆動能力が十分大 きい場合は、IV40、IV41を取り除いて、冗長カラムアド レスイネーブル信号RYMmをそのまま冗長カラムアドレス 信号RYMBOmとしても良い。この場合、冗長カラムアドレ ス信号ドライバRDRVmのレイアウト面積を低減できる。

【0154】以上から、図27に示したメモリブロックと図31に示したカラムアドレスデコーダによるカラム 救済方式の効果をまとめる。第一に、一例として図28 に示したように、メモリセルアレイMCA10におけるメモ リセルMCと、ダミーセルアレイDCA10上のダミーセルDC

におけるメモリセルMCLおよびMCHが同じ構成のため、メ モリセルアレイMCA10とダミーセルアレイDCA10の各々 は、欠陥メモリセルの置換先として、メモリセルMCで構 成した冗長セルアレイRCA10を共有することが可能であ る。また、図32に示した冗長カラムアドレス記憶回路 RMRYmにおいて、正規アドレス記憶回路NMRYとダミーア ドレス記憶回路DMRYを用いて、データ線とダミーデータ 線に対する冗長情報をそれぞれ記憶する。さらに、図3 1に示した冗長カラムアドレス検出回路RDTCにおいて、 正規アドレス記憶回路NMRYおよびダミーアドレス記憶回 路DMRYの出力信号である正規冗長イネーブル信号NREmと ダミー冗長イネーブル信号DREmを、対応するNOR回路NR1 0、NR11にそれぞれ入力して冗長カラムイネーブル信号R YMBmを発生することにより、データ線とダミーデータ線 の双方を同一の冗長データ線に置換することが可能であ る。以上から、実施例5の図22および図23に示した メモリブロックよりも、冗長セルアレイの占める割合を 低減したカラム救済方式が実現できて、より集積度の高 い、高信頼、大容量MRAMを実現することができる。 【0155】第二に、図32で示したように、正規冗長 20

【0155】第二に、図32で示したように、正規冗長テスト信号TNRBmとダミー冗長テスト信号TDRBmを用いて、データ線またはダミーデータ線を一時的に冗長データ線に置換することにより、その効果をあらかじめ確認することができる。すなわち、メモリセルMCおよびダミーセルDCにおける欠陥を検出できる。ここで、正規冗長テスト信号TNRBmとダミー冗長テスト信号TDRBmは、図34に示したテストモード制御回路に外部からコマンドやアドレス信号を入力することにより発生できるので、制御が簡単である。したがって、チップのテストの時に欠陥検出と冗長情報記憶動作を行えば、安いコストで短時間に行うことができる。

【0156】これまでは、8×4ビット構成のメモリセルアレイMCA10、MCA11と8×1ビット構成のダミーセルアレイDCA10、DCA11に8×2ビット構成の冗長セルアレイRCA10、RCA11を導入する例を説明してきた。しかし、アレイ構成は、これに限定されない。例えば、実施例5で述べた例と同様に、一組のワード線対および一本のデータ線毎に数百ビットのメモリセルをそれぞれ配置したメモリセルアレイ構成とすることにより、チップ全体に40対するメモリセルアレイの占有率を高めることができる。

【0157】また、カラム救済を適用する場合、実施例 5の場合と同様にデータ線数に対して数%の冗長データ 線を形成することにより、チップ全体に対するメモリセルアレイの占有率を保持しながら、歩留まりを向上することができる。さらに、欠陥発生数が少ない場合は、一本の冗長データ線数により、データ線またはダミーデータ線を置換することが可能なので、実施例5の場合より も小さな冗長セルアレイで効率よく欠陥を救済すること ができる。

【0158】また、これまで説明してきたカラム救済方 式を、図19に示したメモリブロックに応用することも できる。例えば、メモリセルアレイMCA10とダミーセル アレイDCA10との間に冗長セルアレイRCA10を配置し、冗 長データ線RD00を共通データ線DLE、冗長データ線RD01 を共通データ線DLOにそれぞれ接続するように、マルチ プレクサにおける対応するスイッチSRWを形成する。ま た、これと対称にメモリセルアレイMCA10とダミーセル アレイDCA10との間に冗長セルアレイを配置し、一方の 冗長データ線を共通データ線DRE、他方の冗長データ線 を共通データ線DROにそれぞれ接続するように、マルチ プレクサにおける対応するスイッチSRWを形成する。こ のような構成により、メモリセルアレイMCA10、ダミー セルアレイDCA10上の欠陥を冗長セルアレイRCA10または もう一方の冗長セルアレイにそれぞれ置換するカラム救 済方式が実現され、歩留まりと集積度の高い、大容量M

RAMを実現することができる。

57

【0159】以上、種々の実施例に従い、1個のMTJ 素子と1個のトランジスタで構成されるメモリセルを有 するMRAMについて説明してきた。しかし、メモリセ ルの構成は、これに限定されない。例えば、米国特許第 5793697号 (US patent No. 5,793,697) に開示 されている、整流作用を有する素子としてダイオードを 用いたメモリセルに適用することが可能である。この場 合、ワード線を一本削減することが可能になり、メモリ セルを形成する際の工程数を削減できる。また、メモリ セルの端子を3つから二つに削減した分、メモリセル面 積を低減することが可能になり、さらに集積度の高い、 大容量MRAMを実現することができる。ただし、読み 出し動作において、ダイオードにより選択と非選択を制 御するために、印加電圧に制約がある上、ダイオードの 非線型特性の影響を受けるため、1個のMTJ素子と1 個のダイオードで構成されたメモリセルを用いるために は、1個のMTJ素子と1個のトランジスタで構成され たメモリセルを用いる場合よりもさらに参照信号発生方 法が重要であり、本発明の方式が有効と考えられる。

【0160】最後に、本発明によるMRAMの応用例を述べる。図38は、一例として本発明によるMRAMを内蔵したコードレス電話器システムの要部ブロック図を示しており、アンテナATN、アナログフロントエンドブロックAFE、アナログーデジタル変調回路ADC1、ADC2、デジタルーアナログ変調回路DAC1、DAC2、ベースバンドブロックBBD、スピーカSPK、液晶ディスプレイLCD、マイクMIK、入力キーKEYで構成される。同図では省略されているが、アナログフロントエンドブロックAFEは、アンテナスイッチ、帯域通過フィルタ、各種増幅器、パワーアンプ、フェイズ・ロックド・ループ(PLL)、電圧制御オシレータ(VCO)、直交復調器、直交変調器などで構成された電波の送受信を行う公知の回路ブロックである。また、ベースバンドブロックBBDは、信号処理回

路SGC、中央処理装置CPU、本発明によるMRAMで構成される。

【0161】次に、図38による携帯電話の動作を説明 する。音声および文字情報などを含む画像を受信する場 合、アンテナから入力された電波は、アナログフロント エンドブロックAFEを介してアナログーデジタル変調回 路ADC1に入力され、波形等化およびアナログーデジタル 変換される。ADC1の出力信号は、ベースバンドブロック BBDにおける信号処理回路SGCに入力されて音声および画 像処理が施され、音声信号はデジタル-アナログ変換回 路DAC2からスピーカに、画像信号は液晶ディスプレイに それぞれ伝送される。また、音声信号を発信する場合、 マイクから入力された信号は、アナログ-デジタル変換 回路ADC2を介して信号処理回路SGCに入力されて、音声 処理が行われる。SGC出力は、デジタル-アナログ変換回 路DAC1からアナログフロントエンドブロックAFDを介し て、アンテナへ伝送される。さらに、文字情報を発信す る場合、入力キーKEYから入力された信号は、ベースバ ンドブロックBBD、デジタル-アナログ変換回路DAC1から 20 アナログフロントエンドブロックAFDを介して、アンテ ナヘ伝送される。

【0162】ベースバンドブロックBBDにおいて、本発明によるMRAM、中央処理装置CPU、信号処理回路SGCは、それぞれ双方向的に接続される。ここで、中央処理装置CPUは、入力キーKEYから入力された信号やADC1出力、SGC出力に応じて、ベースバンドブロックBBD内の制御や周辺ブロックの制御(同図では省略)を行う。例えば、入力キーKEYから入力された信号に応じて、本発明によるMRAMにダイヤル番号や短縮番号などの情報を書き込んだり、逆に読み出したりする。別の例として、入力されるADC1出力信号およびSGC出力信号に応じて信号処理回路SGCを制御し、さらに信号処理に必要なプログラムを、本発明によるMRAMから読み込んだり、逆に書き込んだりする。また、本発明によるMRAMは、SGCから入力された画像信号を一時的に記憶して液晶ディスプレイに出力するバッファとしても使用される。

【0163】以上のように、これまでEPROMやフラッシュメモリを用いてきたプログラマブルROMや、SRAMを用いてきた主記憶メモリ、キャッシュメモリ、画像メモリ に本発明によるMRAMを適用することにより、携帯電話システムの部品数を低減して、携帯電話の小型化および軽量化を実現することができる。また、本発明によるMRAMは、相補の記憶情報を保持するダミーセルを用いたことにより安定した読み出し動作が可能なため、耐環境性に優れた携帯電話を実現することができる。さらに、本発明によるMRAMは救済回路を有した高集積、高信頼のメモリであるので、大容量化が容易であり、情報処理能力の高い携帯電話を実現することができる。

【 0 1 6 4 】本発明によるMR AMの別の応用例は、図 50 3 8 に示した回路ブロックにおける複数の要素回路と本

リコンゲートPSがワード線、金属配線層MT1、MT2がそれ ぞれ接地電極とデータ線に該当する。また、金属配線層 間コンタクトPG1およびPG2による合成抵抗を、図40で は配線抵抗RLと示している。記憶素子CAの組成は、例え

ばアイ・イー・イー・イー、トランザクションズ・オン ・ニュークリア・サイエンス、第47巻、第6号、第2528 頁から第2533頁(2000年12月)(IEEE TRANSACTIONS O

N NUCLEAR SCIENCE, VOL. 47, NO. 6, pp. 2528-2533, Dec. 2000。) で述べられており、ゲルマニウム、アン

60

チモンおよびテルルで形成されるカルコゲナイド合金で ある。メモリセルに流れる電流が発生する熱によって、 カルコゲナイド合金の一部分が低抵抗の単結晶状態もし くは高抵抗のアモルファス状態に変化する。この性質を

利用して、素子に印加する電流を制御することにより、 記憶情報をメモリセルに書き込み、抵抗に応じてデータ 線を介して流れる電流を検出することにより、記憶情報

を読み出す。ここで、読み出し動作で検出する電流は、 共に一方の極性の2値である。また、アモルファス状態 の記憶素子は、その抵抗値に電圧依存性を有し、高電圧

を印加すると高抵抗状態から低抵抗状態に変化する。そ こで、記憶情報を破壊しないようにするために、低い電

圧を記憶素子に印加しながら読み出し動作を行う。

【0167】以上の動作原理から、相変化メモリの読み 出し動作は、MRAMと同じような動作となる。したが って、実施例1から実施例4で述べたように、メモリセ ルと同じ構造の2つのセルに相補の情報をそれぞれ記憶 したダミーセルを各ワード線に配置し、カレントミラー 回路を用いて参照信号を発生する読み出し方式を相変化 メモリに適用することが可能である。この場合、各メモ 30 リセルに生じる特性ばらつきの影響を抑制しながら、精 度良く参照信号を発生することができるので、相変化メ モリの安定した読み出し動作を実現することができる。

ルで構成されるので、実施例5と実施例6で述べたよう な冗長セルアレイによるカラム救済方式を相変化メモリ に適用する事も可能である。このカラム救済方式によっ て、歩留まりと集積度の高い、大容量の相変化メモリを 実現することができる。

また、ダミーセルが、メモリセルと同じ構造の2つのセ

[0168]

50

【発明の効果】磁気抵抗の変化を利用して情報を記憶す るメモリセルを用いた高集積な大容量MRAMを実現す ることができる。

【図面の簡単な説明】

【図1】実施例1による1個のMTJ素子と1個のトラ ンジスタで構成されるメモリセルを用いたメモリブロッ クの構成例を示す図。

【図2】1個のMTJ素子と1個のトランジスタで構成 されるメモリセルの例を示す図。

【図3】MT J素子の断面の例を示す図。

【図4】MT」素子に流れる電流と本発明による参照信

発明によるMR AMを一つのチップ上に形成するシステ ムLSIである。例えば、ベースバンドブロックBBDを一つ のチップ上に形成したシステムLSIを携帯電話に搭載す ることにより、この部分の小型化と軽量化を向上するこ とができる。また、システムLSIによりデータ処理速度 を向上できるので、処理能力の高い携帯電話を実現する ことができる。

【0165】さらに別の応用例は、本発明によるMRA Mを搭載したメモリカードである。MRAMは、前述し たように不揮発メモリであり、読み書き回数に制限がな い。また、文献1では、MRAMの書き込み時間が10ns と報告されており、この値はフラッシュメモリの書き込 み時間よりも速い。したがって、本発明のMRAMによ り、高速、高集積で、信頼性と耐環境性に優れた大容量 メモリカードを実現することができる。

<実施例7>なお、本発明の適用範囲はMRAMに限ら ず、記憶情報に応じてメモリセルの抵抗値が異なり、デ ータ線を介して流れる電流を検出することにより記憶情 報を読み出すようなMRAM以外のメモリにも、本発明 を適用できる。そこで、一例として、相変化メモリ (Ph 20 ase-Change Memory) について次に説明する。

【0166】相変化メモリは、例えば、プロシーディン グス、2000、アイ・イー・イー・イー、エアロスペース ・カンファレンス、ビック・スカイ・モンタナ、第385 頁から第390頁(2000年3月18日から25日)(Proceeding s 2000 IEEE Aerospace Conference, Big Sky MT, pp. 385-390, Mar. 18-25, 2000。) で述べられている。相 変化メモリにおけるメモリセルPMCは、図40に示すよ うに選択トランジスタTR、配線抵抗RLおよび記憶素子CA で構成される。これらの素子は、それぞれ直列接続さ れ、選択トランジスタTRのゲートにワード線WLk、ドレ インにデータ線Djを接続し、記憶素子CAの一端を接地す る。図41は、メモリセルの断面構造の一例を示してい る。選択トランジスタTRは、P型シリコン基板PSUB上に 形成されたNMOSトランジスタであり、ゲート部は、ポリ シリコンゲートPS、ゲート酸化膜GOX、絶縁膜SDWで形成 される。また、ソースおよびドレイン電極のそれぞれは N型拡散層NDで形成され、N型拡散層NDと基板との境界に おける不純物濃度を低くすることにより、基板とソース およびドレイン間の電界を緩和する構成としている。SG 40 Iは、シリコンを酸化することによって形成した素子分 離用絶縁体である。選択トランジスタTRのソース電極と 記憶素子(カルコゲナイド合金)CAを金属配線間コンタ クトPG1で接続し、記憶素子CAと金属配線層MT1を金属配 線間コンタクトPG2で接続する。さらに、選択トランジ スタTRのドレイン電極と金属配線層MT2を金属配線層間 コンタクトPG3で接続する。金属配線層MT1、MT2および 金属配線間コンタクトPG1、PG2、PG3のそれぞれを、 例えばタングステンで形成する。このような構成におい て、選択トランジスタTRのゲート電極、すなわちポリシ

号の関係を示す図。

【図5】実施例1による読み出し回路の構成例を示す 図。

【図6】実施例1によるマルチプレクサと書き込み回路 の構成例を示す図。

【図7】実施例1によるワードドライバの構成例を示す図。

【図8】実施例1のメモリブロックの読み出し動作タイミングの例を示す図。

【図9】実施例1のメモリブロックの書き込み動作タイ 10 ミングの例を示す図。

【図10】実施例1によるカレントミラー回路の別の構成例を示す図。

【図11】実施例1によるダミー書き込み回路の別の構成例を示す図。

【図12】実施例1のメモリブロックを用いたメモリア レイの構成例を示す図。

【図13】実施例1のメモリアレイを用いた同期式メモリの構成例を示すブロック図。

【図14】実施例2による1個のMTJ素子と1個のトランジスタで構成されるメモリセルを用いたメモリブロックの構成例を示す図。

【図15】実施例2による読み出し回路の構成例を示す 図

【図16】実施例2によるカレントミラー回路の別の構成例を示す図。

【図17】実施例3による1個のMTJ素子と1個のトランジスタで構成されるメモリセルを用いたメモリブロックの構成例を示す図。

【図18】実施例3による読み出し回路の構成例を示す 30 図。

【図19】実施例4による1個のMTJ素子と1個のトランジスタで構成されるメモリセルを用いたメモリブロックの構成例を示す図。

【図20】実施例4による読み出し回路の構成例を示す図。

【図21】実施例4による書き込み回路の構成例を示す図。

【図22】実施例5による1個のMTJ素子と1個のトランジスタで構成されるメモリセルを用いたメモリブロックの構成例を示す図(その1)。

【図23】実施例5による1個のMTJ素子と1個のトランジスタで構成されるメモリセルを用いたメモリブロックの構成例を示す図(その2)。

【図24】実施例5による冗長セルアレイとマルチプレクサの構成例を示す図。

【図25】実施例5によるカラム救済方式の置換例を示す概念図(その1)。

【図26】実施例5によるカラム救済方式の置換例を示す概念図(その2)。

【図27】実施例6による1個のMTJ素子と1個のトランジスタで構成されるメモリセルを用いたメモリブロックの要部構成例を示す図。

62

【図28】実施例6による冗長セルアレイとマルチプレ クサの構成例を示す図。

【図29】実施例6によるカラム教済方式の置換例を示す概念図(その1)。

【図30】実施例6によるカラム救済方式の置換例を示す概念図(その2)。

0 【図31】実施例6によるカラムアドレスデコーダの構成例を示すブロック図。

【図32】実施例6による冗長カラムアドレス記憶回路 の構成例を示す図。

【図33】実施例6による冗長情報記憶回路の構成例を 示す図。

【図34】実施例6によるテストモード制御回路の構成例を示すブロック図。

【図35】実施例6による正規カラムアドレス信号ドライバの回路構成例を示す図。

0 【図36】実施例6によるダミーカラムアドレス信号ドライバの回路構成例を示す図。

【図37】実施例6による冗長カラムアドレス信号ドライバの回路構成例を示す図。

【図38】本発明のMRAMを搭載した携帯電話器の要部ブロックを示す図。

【図39】実施例5によるマルチプレクサに入力するカラムアドレスを示す表。

【図40】実施例7による相変化メモリにおけるメモリセルの回路構成例を示す図。

30 【図41】実施例7による相変化メモリにおけるメモリ セルの断面の例を示す図。

【符号の説明】

MTJ…MT J素子、FXL, FRL…強磁性体層、TB…絶縁 膜、AWW, ADL, ADH…電流の向き、ID(1), ID(0), IDS (1), IDS(0), IREF, IW, IDS(W1), IDS(W0)…電流、BLK …メモリブロック、WDA…ワードドライバアレイ、WRD… 読み出しドライバ、WWD…書き込みドライバ、MCA, MCA1 O, MCA11…メモリセルアレイ、DCA1, DCA10, DCA11…ダ ミーセルアレイ、RCA10, RCA11, RDCA10, RDCA11…冗長 セルアレイ、MUXU1, MUXL1, MUXU20, MUXL20, MUXU21, MUXL21, MUXU30, MUXL30, MUXU31, MUXL31, MUXU40, MU XL40, MUXU41, MUXL41, MUXUD, MUXLD, MUXUDO, MUXLD O, MUXUD1, MUXLD1…マルチプレクサ、WCU1, WCL1, WCU 10, WCL10, WCU11, WCL11, WCU20, WCU21…書き込み回 路、RDC1, RDC2, RDC3, RDC4, RDC40, RDC41…読み出し 回路、MC, MCL, MCH…メモリセル、DC…ダミーセル、DX B…ロウデコードアドレス、XBk…ロウデコード信号、AB S…アレイ制御バス、WRk…読み出しワード線、WWk…書 き込みワード線、D, Dj(j=0、…、7)…データ線、DDO,


50 DD1, D100, D101, D110, D111…ダミーデータ線、DS, D

SO, DS1, RS, DL, DLA, DR, DRA, DLE, DLO, DRE, DRO... 共通データ線、DYM…カラムデコードアドレス、YMT j(j=  $0, \dots, 7$ ), YMB  $j(j=0, \dots, 7)$ , YMW  $j(j=0, \dots, 7)$ , YMD T, YMDB, YMDW, YMDTOO, YMDTO1, YMDBOO, YMDBO1, YMD WOO, YMDWO1…カラムアドレス信号、RYMTOO, RYMTO1, R YMBOO, RYMBO1, RYMWOO, RYMWO1, RYMDTOO, RYMDTO1, R YMDB00, RYMDB01, RYMDW00, RYMDW01…冗長カラムアド レス信号、WCOM, WCOMO, WCOM1…書き込み共通ノード、 DWU1...ダミー書き込み回路、RYS, RYSL, RYSR, WYS, W YSL, WYSR…カラム選択信号、WIT, WIB, WITO, WIBO, W IT1, WIB1…書き込みデータ線、VB1…バイアス電圧、N 1, N21, N22, N31, N61, N610, N611, N62, N71, N72, N73, N81, N82, N91, N92, N101, N102, N11j(j=0, 1,  $\cdots$ , 7), N120, N121, N13j (j=0, 1,  $\cdots$ , 7), N14j (j =0, 1, ···, 7), N150, N151, N161, N162, N163, N16 4, N181, N182, N190, N191, N241, N270, N271, N280, N281, N290, N291, N331, N332, N333, N334, N401, N40 2, N411, N412, N340, N341, N350, N351, N360, N361, N420, N421, N430, N431, N440, N441, N460, N461, N4 71…NMOSトランジスタ、P21, P22, P31, P41, P42, P4 3, P44, P51, P52, P53, P54, P55, P56, P57, P58, P8 1, P82, P83, P161, P162, P163, P181, P182, P231, P 232, P233, P234, P235, P236, P241, P301, P302, P30 3, P304, P305, P306, P321, P322, P323, P324, P451, P461…PMOSトランジスタ、VSS…接地電位、VDD…電源電 圧、VDH…昇圧電圧、VTH…NMOSトランジスタのしきい電 圧、WET, WEB…書き込み制御信号、EQ…プリチャージイ ネーブル信号、WDT、WDB…内部書き込みノード、YSW1, YSW10, YSW11, YSW2…カラム選択回路、PCEQ…プリチャ ージ回路、SA…センスアンプ、CM, CMD1, CM10, CM11, CMD2, CM20, CM21…カレントミラー回路、BC1, BC2, BC 3, BC4…バイアス回路、SDP…センスアンプ起動信号、R EB…読み出し制御信号、ROT, ROB, ROTO, ROBO, ROT1, ROB1…読み出しデータ線、DT, DB, DTO, DBO, DT1, DB 1. SDLE、SDLO、SDRE、SDRO…センスデータ線、NDS、NR S, NDSO, NDS1, NDL, NDLA, NDR, NDRA, NDLE, NDLO, N DRE、NDRO…内部共通データ線、MAR…メモリアレイ、YS DEC, YMD…カラムデコーダ、XDEC…ロウデコーダ、ACTL …アレイ制御回路、MI…メインデータ入力線、MO…メイ ンデータ出力線、CX…ロウプリデコードアドレス、CYM …カラムプリデコードアドレス、MS…マット選択信号、 DXB…ロウデコードアドレス、DYM…カラムデコードアド

63


レス、CLKB…クロックバッファ、CB…コマンドバッフ ァ、CD…コマンドデコーダ、AB…アドレスバッファ、DI B…入力バッファ、DOB…出力バッファ、UNT1, UNT2…ユ ニット、XPD…ロウプリデコーダ、YPD…カラムプリデコ ーダ、WB…ライトバッファ、RB…リードバッファ、CLK …クロック、CMD…コマンド、ADR…外部アドレス、DQ… 外部入出力データ、GI…ライトデータ、GO…リードデー タ、DSW…共通データ線制御回路、CNE, CNO…接続制御 信号、RD00, RD01, RD10, RD11… 冗長データ線、RD100, RD101, RD110, RD111…冗長ダミーデータ線、NYMD…正 規カラムアドレスデコーダ、RYMD…冗長カラムアドレス デコーダ、YMDEC…カラムアドレスデコーダ、YMD, YMk (k=0、…、3) …カラムアドレスイネーブル信号、NADA …正規カラムアドレス信号ドライバアレイ、DDRVO, DDR V1…ダミーカラムアドレス信号ドライバ、NDRVk (k=0、 …、3) …正規カラムアドレス信号ドライバ、TDWEB…ダ ミーデータ線書き込み信号、RYMD…冗長カラムアドレス デコーダ、RDTC…冗長カラムアドレス検出回路、RADA… 冗長カラムアドレス信号ドライバアレイ、RMRYO、RMRY1 …冗長カラムアドレス記憶回路、ND10…NAND回路、NR1 0. NR11. NR12. NR20···NOR回路、IV10, IV11, IV2n (n= 0、1、2), IV30, IV40, IV41…インバータ回路、RDRV 0, RDRV1…冗長カラムアドレス信号ドライバ、PREB…プ リチャージ信号、TNRBO, TNRB1…正規冗長テスト信号、 TDRBO, TDRB1…ダミー冗長テスト信号、NREO, NRE1, NRE B…正規冗長イネーブル信号、DREO, DRE1, DREBO, DREB 1…ダミー冗長イネーブル信号、RYMB0、RYMB1…冗長カ ラムアドレスイネーブル信号、NMRY…正規アドレス記憶 回路、DMRY…ダミーアドレス記憶回路、F…冗長情報記 憶回路、FY…フューズ、TCTL…テストモード制御回路、 TBS…テストモードバス、ANT…アンテナ、AFE…アナロ グフロントエンドブロック、ADC1, ADC2…アナログーデ ジタル変調回路、DAC1, DAC2…デジタルーアナログ変調 回路、BBD…ベースバンドブロック、SPK…スピーカ、LC D…液晶ディスプレイ、MIK…マイク、KEY…入力キー、S GC…信号処理回路、CPU…中央処理装置、TR…選択トラ ンジスタ、RL…配線抵抗、CA…記憶素子、PMC…メモリ セル、PSUB…P型シリコン基板、SGI…素子分離用絶縁 体、PS…ポリシリコンゲート、GOX…ゲート酸化膜、SDW 40 ··· 絶縁膜、ND··· N型拡散層、PG1, PG2, PG3··· 金属配線層 間コンタクト、MT1, MT2…金属配線層。


【図3】




【図4】









【図10】




【図33】



【図34】



【図11】



DT.DB


DT. DB

ROT, ROB

WIT, WIB

WDT, WDB

【図16】



. YS S VDD/2

VDD/2

YDD

LIDS(WO)

VOD

VSS


VSS


VSS VDD/2

VDD/2

VD0

【図9】







【図40】

図 40

PMC.

【図35】

**5335** NDOWN

IDS, IRS

DT, DB


DT, DB

WIT, WIB

WDT, WDB

ROT, ROB

【図36】



MAR

CX CYS MO

CX CYS MO


OXBI

OXB


BLKts


【図12】








【図15】













【図19】




【図20】


図20





【図37】




【図38】









【図24】









【図27】


图27




[図28]




【図30】




[図32]



【図41】



【図31】



## 【図39】

図39

MUX	NMOS	· YMX	MUX	NMOS	RYMX
MUXU20	N119	YMTG	NUXU30	N340	
	:	1.			RYMTOO
	HITT	YMT3	—- <del> </del>	H341	RYMT01
NJXL 20	11130		MUXL30	N350	RYMB00
	11130	AMBC		N351	RYME01
	\			HIDER	RYMIYOD
	14125	YMB3		14361	EYMYCI
	11140	YMYYO	MUXUMO	N420	RYMUTCO
	<u> </u>	:	<del></del>	N-121	FIYMDTO!
	N140	YHNY3	7.:UXL40	N430	RYMDB00
MUXURO	N120	CMDTOO		NA31	
	H121	YMU101			INYMOBOL
MUXLŌO	NISO	YMOBOO	∥	944O	RYMOWU
	NISI		ـ	N441	RYMDY01
		YMDB01			
	NISO	AWDMBO	1		
	N191	YMOWOL			•

フロントページの続き

(72)発明者 松岡 秀行

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Fターム(参考) 5L106 AA09 CC04 CC13 CC17 CC21 CC32 GG05